企业官网建设流程全解析

1. 从第六篇说起：为什么Class D的后级功率电路才是真正的分水岭

做Class D功放的人都有一个共识：前几篇聊调制器、聊PWM比较、聊死区控制的时候，大家还能坐在同一张桌子上讨论。到了功率级，尤其是第六篇要展开的这块内容，分歧就出来了。有人用分立MOS搭半桥，有人直接上集成半桥驱动加GaN，有人死磕死区时间，有人把重点全放在EMI上。我前后做过五六个Class D项目，从最早给便携音箱做的15W小板子，到后来给车载低音炮做的200W方案，踩过的坑基本都集中在功率电路这一段。

这篇要聊的，就是Class D功率电路设计里最核心的那一块——输出功率级。具体包括：MOSFET的选型逻辑、半桥/全桥的拓扑取舍、栅极驱动的设计要点、死区时间与体二极管导通的关系、输出滤波器的参数计算，以及PCB布局里那些“看起来无所谓、实际能让你炸管”的细节。如果你正在做Class D的功率级，或者已经调过一版但效率上不去、发热压不住、EMI过不了，这篇内容应该能帮你省掉不少试错时间。

我写这个系列一直坚持一个原则：不讲教科书上抄来的公式堆砌，只讲实际调试时真正影响结果的那些参数和操作。第六篇尤其如此，因为功率电路是Class D里最“物理”的部分，仿真和实际之间的差距在这里体现得最明显。

2. 功率级拓扑选型：半桥还是全桥，不是拍脑袋决定的

2.1 半桥与全桥的适用边界

Class D输出级最常见的两种结构就是半桥和全桥。很多刚接触的人会觉得全桥“更好”，因为输出摆幅是电源电压的两倍，同样电源下功率更大。但实际选型远没有这么简单。

半桥结构需要双电源或者单电源加隔直电容，输出端通过LC滤波器还原音频信号。它的优势在于元件少、驱动简单、成本低，适合功率在50W以下、对体积敏感的场合，比如蓝牙音箱、Soundbar。缺点是单电源供电时输出端有直流偏置，隔直电容的体积和耐压要求会拉高整体成本。

全桥结构用两个半桥组成H桥，负载直接跨接在两个半桥输出之间，不需要隔直电容。同样电源电压下，全桥的输出功率是半桥的四倍（因为电压摆幅翻倍，电流也翻倍）。但代价是MOSFET数量翻倍、驱动复杂度上升、死区控制要求更严格。我一般建议：输出功率超过50W，或者供电电压低于24V但需要大功率时，优先考虑全桥。

下面这张表是我在实际项目中总结的选型参考：

2.2 为什么全桥的死区控制更棘手

全桥的两个半桥如果死区时间设置不当，会出现上下管直通的风险。更麻烦的是，全桥的四个管子不是同时开关的，左右半桥的PWM相位差180度，这意味着在某个瞬间，一个半桥在换流，另一个半桥可能正在导通。如果死区时间不够，体二极管导通损耗会急剧上升；如果死区时间太长，输出波形失真会明显恶化。

我实测过一个200W的全桥方案，死区时间从20ns调到50ns，效率从91%掉到87%，THD从0.05%升到0.3%。这个变化在示波器上看输出波形时非常明显——死区太长会在过零点附近产生明显的平顶失真。所以全桥的死区时间需要更精细的调校，通常建议在15ns到30ns之间，具体取决于MOSFET的开关速度和驱动能力。

2.3 选型时容易忽略的体二极管问题

不管是半桥还是全桥，MOSFET的体二极管在死区期间都会导通。这个体二极管的反向恢复特性直接影响效率和EMI。普通硅MOSFET的体二极管反向恢复时间在几十到上百纳秒，而SiC或GaN器件的体二极管恢复时间可以做到几纳秒。

我早期用IRF540做半桥，死区期间体二极管导通后，反向恢复电流会在开关瞬间产生一个高频振铃，频率大概在30MHz到50MHz，直接导致辐射EMI超标。后来换成带快恢复体二极管的MOSFET，比如IRFB4227，振铃幅度下降了差不多一半。如果预算允许，在死区期间体二极管导通时间较长的应用里，优先选体二极管反向恢复电荷Qrr小的器件。

3. MOSFET选型：不是导通电阻越小越好

3.1 导通电阻与栅极电荷的权衡

选MOSFET时，很多人第一眼就看Rds(on)，觉得越小越好。但Class D的功率级工作在开关状态，导通损耗只是总损耗的一部分，开关损耗往往占大头。Rds(on)越小的管子，芯片面积越大，栅极电荷Qg和输出电容Coss也越大，开关损耗反而会上升。

我一般用这个经验公式来快速估算总损耗：

P_total = P_conduction + P_switching + P_gate + P_deadtime

其中：

• P_conduction = I_rms² × Rds(on) × D（D为占空比）
• P_switching = 0.5 × Vds × Id × (t_rise + t_fall) × f_sw
• P_gate = Qg × Vgs × f_sw
• P_deadtime = Vf × Id × t_dead × f_sw × 2（半桥）

以一个100W、±35V供电、开关频率300kHz的半桥为例，负载8Ω。假设选IRFB4227（Rds(on)=20mΩ，Qg=70nC，Coss=500pF），和IRF540（Rds(on)=44mΩ，Qg=32nC，Coss=250pF）对比：

IRFB4227的导通损耗约0.15W，开关损耗约1.2W，栅极损耗约0.63W，总损耗约2W。 IRF540的导通损耗约0.33W，开关损耗约0.8W，栅极损耗约0.29W，总损耗约1.4W。

结果IRF540反而效率更高。所以选型时要把Rds(on)和Qg放在一起看，找一个乘积最小的点。通常Rds(on)×Qg这个品质因数在100mΩ·nC到200mΩ·nC之间的管子比较适合300kHz左右的Class D应用。

3.2 耐压选择与电压尖峰余量

MOSFET的耐压选择要考虑电源电压、输出摆幅和开关尖峰。以±35V供电的半桥为例，MOSFET承受的最大电压是70V加上开关尖峰。如果尖峰控制得好，100V耐压的管子够用；如果布局不好，尖峰可能冲到90V以上，这时候就得选150V的管子。

我个人的经验是：耐压至少留出30%的余量。比如70V的母线电压，选100V的管子，实际尖峰控制在85V以内比较安全。如果选80V的管子，尖峰稍微大一点就雪崩了。另外，MOSFET的雪崩耐量（EAS）也是一个参考指标，但不要指望靠雪崩来吸收尖峰能量，那只是最后一道防线。

3.3 封装与热设计

封装直接影响热阻和寄生电感。TO-220和TO-247是常见选择，但TO-220的引脚电感较大，在高频下容易引起栅极振铃。D2PAK和PowerPAK这类贴片封装寄生电感小，适合高频应用，但散热需要靠PCB铜箔。

我做过一个对比：同样用IRFB4227，TO-220封装在300kHz下栅极波形有明显振铃，换成D2PAK后振铃基本消失。所以开关频率超过200kHz时，优先选贴片封装，同时PCB上要留足够的散热铜箔面积。一般每瓦损耗需要至少10cm²的铜箔面积（1oz铜厚）来散热。

4. 栅极驱动设计：细节决定成败

4.1 驱动电流与栅极电阻的计算

栅极驱动的核心任务是快速对MOSFET的输入电容充放电。驱动电流不够，开关速度慢，开关损耗大；驱动电流太大，栅极振铃严重，EMI恶化。

驱动电流的估算公式：I_drive = Qg / t_sw，其中t_sw是期望的开关时间。比如Qg=70nC，希望开关时间20ns，那么驱动电流至少3.5A。实际选驱动芯片时，峰值电流要留出1.5倍余量，所以选5A左右的驱动比较合适。

栅极电阻Rg的选择更微妙。Rg太小，开关速度快但振铃大；Rg太大，开关损耗增加。我一般先用10Ω起步，然后用示波器看栅极波形，如果振铃明显就加大到15Ω或22Ω，如果开关太慢就减小到4.7Ω。注意Rg要分成开通和关断两路，关断电阻通常比开通电阻小，因为关断时希望更快，减少死区期间的体二极管导通时间。

4.2 自举电容与驱动供电

半桥的高侧驱动通常用自举电路。自举电容的容量计算：C_boot ≥ Qg_total / ΔV，其中ΔV是允许的自举电压跌落，一般取0.5V到1V。比如Qg_total=140nC（两个管子），ΔV=0.5V，那么C_boot至少280nF，实际选1μF比较稳妥。

自举二极管要选快恢复的，反向恢复时间在几十纳秒以内。普通1N4148的反向恢复时间太长，会导致自举电压不稳。我一般用BAV21或类似的高速二极管。另外，自举电容要靠近驱动芯片放置，走线尽量短，否则自举电压会受寄生电感影响。

4.3 死区时间的实测调校方法

死区时间的理论计算只能给一个范围，实际最佳值必须靠示波器调。具体操作：把示波器探头接在桥臂中点，观察输出波形的过零点。如果死区太长，过零点附近会有明显的平顶；如果死区太短，桥臂中点会出现电压尖峰（直通迹象）。

我通常这样调：先把死区设大一点（比如50ns），然后逐步减小，每次减5ns，观察效率和THD的变化。效率最高、THD最低的那个点就是最佳死区。注意要在最大负载和最小负载两种情况下都测一遍，取折中值。因为轻载时电流小，体二极管导通损耗占比低，死区可以稍长；重载时死区要短一些。

5. 输出滤波器设计：不是随便凑个LC就行

5.1 截止频率与开关频率的关系

Class D的输出滤波器是一个LC低通滤波器，截止频率通常设在开关频率的1/10到1/5之间。比如开关频率300kHz，截止频率设在30kHz到60kHz。截止频率太高，开关残余纹波大；截止频率太低，音频高频段衰减过多，影响频响。

截止频率公式：f_c = 1 / (2π√(LC))。以8Ω负载、截止频率40kHz为例，如果选L=22μH，那么C=1/( (2π×40k)² × 22μ ) ≈ 0.72μF。实际选0.68μF或1μF。

但这里有个坑：滤波器的Q值不能太高。如果Q值太高，在截止频率附近会有峰值，导致频响不平坦。Q值公式：Q = R√(C/L)。8Ω负载下，L=22μH，C=0.68μF，Q = 8×√(0.68μ/22μ) ≈ 1.4。这个Q值偏高，会在40kHz附近产生约3dB的峰值。解决办法是给电感串联一个小电阻，或者选Q值更低的滤波器结构。

5.2 电感选型：饱和电流与直流电阻

输出电感的饱和电流必须大于最大输出电流的1.5倍。比如8Ω负载、±35V供电，最大电流约4.4A，电感饱和电流至少6.6A。同时电感的直流电阻DCR要小，否则会降低效率。一般DCR在50mΩ以内比较理想。

我踩过一个坑：用了一个饱和电流刚好够的电感，结果在大动态信号下电感饱和，输出波形削顶，THD急剧恶化。后来换成饱和电流2倍余量的电感，问题解决。所以电感饱和电流至少留2倍余量，尤其是低音重的音乐信号，瞬时电流可能远超平均值。

5.3 电容选型：ESR与纹波电流

输出滤波电容要选低ESR的，比如聚丙烯薄膜电容或低ESR电解电容。ESR太大会导致开关纹波在电容上产生压降，影响THD。纹波电流也要注意，一般选纹波电流额定值大于实际纹波电流的1.5倍。

我通常用薄膜电容和电解电容并联，薄膜电容负责高频纹波，电解电容负责低频。薄膜电容选0.68μF到1μF，电解电容选10μF到47μF。注意电解电容的极性，接反了会炸。

6. PCB布局：功率电路的“隐形杀手”

6.1 功率回路面积最小化

Class D功率级的开关电流回路面积直接决定EMI水平。这个回路包括：电源正极→高侧MOSFET→桥臂中点→低侧MOSFET→电源地。这个回路面积越小，辐射EMI越低。

我一般把高侧和低侧MOSFET紧挨着放，电源去耦电容紧贴MOSFET的漏极和源极。去耦电容用0.1μF陶瓷电容和10μF电解电容并联，陶瓷电容负责高频，电解电容负责低频。去耦电容的走线要短而粗，最好用铺铜连接。

6.2 栅极驱动走线与功率走线分离

栅极驱动走线是敏感信号，容易受功率走线的干扰。我一般把栅极驱动走线走在PCB的另一层，或者用地线隔离。栅极电阻要靠近MOSFET的栅极放置，驱动芯片的输出到栅极电阻的走线尽量短。

另外，桥臂中点的走线要粗，因为要承载输出电流。但这条走线也是EMI辐射源，所以尽量短，并且远离输入信号线。我通常把桥臂中点走线放在PCB的中间层，上下用地平面屏蔽。

6.3 散热与接地

MOSFET的散热焊盘要大面积铺铜，并且打过孔到背面铜箔。过孔数量至少6个，孔径0.3mm以上。接地要单点接地，功率地和信号地在电源入口处汇合，避免地环路。

我见过一个案例：功率地和信号地没有分开，结果输出噪声大了20dB。后来在电源入口处加了一个0Ω电阻把两地分开，噪声立刻降下来。所以功率地和信号地一定要分开走，最后单点汇合。

7. 常见问题与排查技巧实录

7.1 效率上不去，发热严重

先测开关波形，看是否有振铃或直通。如果振铃严重，加大栅极电阻或优化布局。如果直通，检查死区时间是否足够。如果波形正常但效率低，检查电感DCR和电容ESR是否过大。另外，体二极管导通损耗也容易被忽略，死区时间太长会导致这部分损耗增加。

7.2 EMI超标

先定位辐射源。用近场探头扫描PCB，找出辐射最强的区域。通常是功率回路和桥臂中点走线。解决办法：减小功率回路面积、增加去耦电容、在桥臂中点加RC吸收电路。RC吸收电路一般用10Ω电阻和100pF电容串联，接在桥臂中点到地之间。

7.3 输出有高频噪声

检查输出滤波器的截止频率是否合适，电容ESR是否过大。另外，自举电容容量不足也会导致高频噪声。如果噪声频率等于开关频率，那是滤波不足；如果噪声频率是开关频率的倍数，那是振铃引起的。

7.4 大动态信号下失真

检查电感是否饱和，电源去耦是否足够。大动态信号下，电源电流变化剧烈，如果去耦不足，电源电压会波动，导致输出失真。增加电源去耦电容容量，或者用响应更快的电源。

7.5 常见问题速查表

8. 一些实测数据和经验总结

最后分享几组我实测的数据，供参考。第一个是200W全桥方案，±48V供电，开关频率250kHz，MOSFET用IRFB4227，死区25ns，效率在满载时94.2%，THD在1W时0.03%，在100W时0.08%。第二个是50W半桥方案，±24V供电，开关频率300kHz，MOSFET用IRF540，死区35ns，效率满载91.5%，THD在1W时0.05%。

这两个方案的共同点是：功率回路面积都控制在2cm²以内，去耦电容都用了0.1μF陶瓷加10μF电解并联，栅极电阻都用了开通10Ω、关断4.7Ω。不同点是全桥的死区更短，因为全桥的体二极管导通时间更短。

还有一个经验：开关频率不要盲目追高。300kHz到400kHz是比较甜的点，再高的话开关损耗和EMI都会明显恶化。如果非要上500kHz以上，建议用GaN器件，但驱动和布局的要求会更高。

功率电路这个东西，仿真只能给你一个方向，真正的参数必须靠实测调。我一般会留至少三版PCB的预算，第一版验证拓扑，第二版优化布局，第三版调参数。如果你时间紧，至少要把功率回路和栅极驱动这两块做扎实，其他的可以后面再调。