企业官网建设流程全解析

先说句大实话：高压放大电路这个东西，真正上手做过的人都知道，它跟普通音频放大、小信号放大完全是两码事。低压运放你随便搭，坏了换一片就是，但高压场景下一旦接错线、选错管子，烧的就不只是元件，可能连示波器探头、被测设备甚至人都要跟着遭殃。我自己从零开始用分立器件搭高压放大器的过程中，炸过管、跳过闸、烧过探头，踩坑无数，这篇就把整个设计思路、参数计算、PCB布局和调试排障的完整过程整理出来，给后面想碰高压放大的朋友一条能直接照着走的路线。

这个标题里的核心点在于“分立器件”和“高压”两个词。很多做电子的人一看到“放大电路”，本能反应是选一颗运放完事，但高压场景下集成电路方案往往扛不住——不是耐压不够，就是带宽和压摆率跟不上，要么价格离谱。用分立器件搭建，意味着你可以把耐压、增益、功率、带宽这几个维度分开来逐个击破，自由度很高，但对设计者的要求也成倍上升。这篇文章适合有一定模拟电路基础、想突破低压瓶颈去做压电驱动、CRT偏转、静电透镜电源或者高压信号源的朋友，新手看的话建议先把低频小信号放大和功率放大两块的底子补一补。

1. 方案选型：为什么高压放大器绕不开分立器件

1.1 IC运放的耐压天花板到底卡在哪

很多人第一个问题就是：市面上明明有高压运放，为什么还要自己搭？这是个好问题。高压运放确实存在，标称供电电压能做到±50V甚至±100V以上的也不算稀有，但你把它的数据手册翻开仔细看，就会发现事情没那么简单。

第一个痛点是“高耐压”和“高带宽”天然冲突。运放内部的增益级和输出级用的是同一颗芯片上的管子，阱隔离工艺决定了它既要耐压就必须牺牲一些频率特性。一颗标称100V供电的运放，单位增益带宽通常只有几兆赫兹，压摆率能做到50V/μs已经算不错了。而在高压放大最典型的应用场景——比如压电陶瓷驱动——你往往需要同时满足满摆幅输出和较高的信号带宽。我设计过一个输出250Vpp、带宽100kHz的方案，算下来满摆幅正弦波需要的压摆率高达78V/μs以上，这已经超过了绝大多数高压运放的能力范围。

第二个痛点是价格和供货。能够同时满足高压、高速、大电流的运放，单价往往贵得离谱，而且很多型号属于特殊渠道物料，交期长达几个月。相比之下，分立的高压晶体管、高压MOSFET和精密低压运放都是随手就能买到的常规料，成本低一个数量级不止。

第三个痛点是功耗和散热。高压放大器的一大特点是电源电压高，即使输出电流不大，静态功耗也相当可观。IC运放的封装能散掉的热量有限，在需要长时间满载输出的场合，分立输出级配独立散热片是唯一可靠的出路。

1.2 三种主流拓扑结构怎么选

把分立方案拆开来看，市面上常见的拓扑大致有三类，各有各的适用场景。

第一类是预放大加高压输出级的“混合结构”。前级用一颗低压精密运放完成增益设定和环路补偿，后级用高压BJT或者高压MOSFET组成的推挽级来承担电压摆幅和电流输出，反馈从高压输出端经过电阻分压网络送回前级运放的反相端。这种方案的好处是稳定、易调试，低压运放选型极其丰富，你可以随便挑一颗低温漂、低偏置电流的器件来保证直流精度，而高压和功率问题全部丢给分立输出级解决。很多商业高压放大器实际上也是这种思路。

第二类是全分立的“级联（Cascode）结构”。输入级用JFET或三极管做差分放大，中间电压放大级用共射加共基级联来摊分耐压，输出级再跟一级推挽。这种方案是纯粹的分立器件设计，可调性强，适合对成本敏感或者想做深度优化的场合，但调试难度明显更高，各级工作点环环相扣，牵一发而动全身。我最初走上全分立这条路，结果发现偏置、补偿和高压安全要考虑的因素实在太多，后来索性改成混合结构才把进度推下去。

第三类是桥式输出结构。它用四只开关管组成类似全桥的拓扑，负载以浮地形式接在两个输出端之间，可以在单路高压电源下实现正负双向输出。这种方案在压电驱动和一些需要“差分高压摆动”的场景中很实用，但要求负载完全浮地，而且输出端的共模电压处理比较麻烦，如果后续接的是对地参考的设备，就还得加一级电平移位。

对比下来，如果你是想快速做出一个能用的高压放大器，我强烈建议采用混合结构。它既保留了集成电路前级的高精度，又利用分立器件突破了高压输出限制，可以说是在性能、成本和调试难度三个维度上的最佳折中。

1.3 从指标倒推架构的一个具体设计目标

设计高压放大器不能拍脑袋直接画电路，正确的做法是先把手头的需求翻译成一组可以量化的指标，再让架构去适配指标。我自己做的一个典型项目需求是这样的：输出幅度0到正负125V，也就是250Vpp；信号带宽DC到100kHz；输入信号幅度2.5Vpp；负载是等效10nF左右的压电陶瓷片加上一定的并联电阻；要求输出噪声尽可能低。

把需求拆开：

增益Av等于输出摆幅除以输入摆幅，250Vpp除以2.5Vpp，正好100倍，也就是40dB。这个增益不算高，但考虑到带宽100kHz，增益带宽积就要做到10MHz以上。如果前级用低压运放，选一颗单位增益带宽在20MHz到50MHz的器件，闭环100倍时带宽做到100kHz肯定够用。

压摆率的计算是关键一步。满摆幅100kHz正弦波，峰值电压125V，压摆率等于圆周率乘以频率再乘以两倍峰值，算出来大约是78V/μs。这个指标直接决定了输出级的电流能力，因为对电容性负载来说，电流等于负载电容乘以电压变化率，10nF电容在78V/μs摆率下需要接近0.8A的充电电流。所以输出级至少要能稳定提供1A级别的峰值电流，管子选型要按这个电流去校核，而不是只看耐压。

电源电压定多少也要提前算清楚。输出需要正负125V，理论上电源用正负125V就够了，但考虑输出管的饱和压降、负载调整率以及电网波动，实际供电要留出至少20%到25%的裕量，我取的是正负160V。这个裕量也是后面一系列安全设计的基础，因为电源电压越高，PCB间距要求、管子耐压要求、保护电路要求全都跟着水涨船高。

到这里，整个项目的轮廓已经很清晰了：前级一颗低压精密运放负责增益，输出级一对高压大电流晶体管负责摆幅和电流，反馈网络用一个大分压比把250V高压折回低压运放输入端，电源采用正负160V双电源供电。接下来就是逐级把参数算实、把器件定下来。

2. 关键参数计算与器件选型

2.1 供电架构与电压裕量怎么定

高压放大器的供电是整个设计的地基。电源方案可以买成品高压模块，也可以自己用变压器整流滤波再加线性稳压。我的经验是，如果项目量不大、时间紧，直接用性能靠谱的高压直流电源模块最省心；如果追求极致性价比且供电电流大，那就要自己做变压器方案。

电源电压的选定时要把“最坏情况”考虑进去。比如你设计目标是正负125V输出，你以为电源用正负140V就够了，但实际工作时电网电压波动、负载变化导致的电源跌落、输出管饱和压降这些因素叠加起来，可能让输出波形在波峰位置提前削顶。我通常按照输出电压峰值的1.25到1.3倍来定电源电压，同时还要检查电源在满载条件下的纹波和动态跌落，用示波器实测确认电源响应速度跟得上放大器的大信号需求。

另外一个容易被忽略的点是电源的上电时序。高压放大器上电瞬间，输出电容、反馈网络和各级偏置都在建立过程中，如果正负电源一路先到、一路后到，输出级可能出现短暂的偏置失衡，轻则输出过冲，重则烧管。所以设计要留出电源软启动的接口，或者至少在电路里加上输出钳位保护，这个问题后面专门展开讲。

2.2 输出级晶体管的耐压、功耗与安全工作区校核

输出级是整个电路里面最容易选错器件的环节。耐压选低了，开关尖峰和反馈过冲随时可能击穿；耐压选太高，往往又意味着管子的开关速度和电流能力不理想，价格也水涨船高。

耐压怎么算？电源电压正负160V，理论上输出管承受的最大电压摆幅就是正负电源之间的差值，也就是320V。但我实际校核时会给这个值乘上1.5倍的安全系数，按至少500V耐压去选。原因是：感性负载或者长电缆驱动的场合，输出节点会产生远高于电源电压的振铃尖峰；负载突然开路或者短路切换的瞬间，电感储能产生的感应电压可能轻松超过电源电压几十伏。500V耐压就能把这些瞬态情况基本吃住。

电流能力方面，前面算过峰值电流需求接近1A，但瞬间短路或者电容充电初期，电流很容易冲到3到5A。所以我选输出管的时候会把峰值电流能力放到3A以上，同时看SOA曲线，也就是安全工作区图，确保在最大工作电压和最大工作电流的交点上，管子还有足够的余量。这一点新手特别容易忽略：管子标称你是“10A的管子”，但那是低压大电流下的极限，当集电极或漏极电压到300V以上时，允许的持续电流可能只有标称值的十分之一。

功耗和散热要一起算。设输出级工作在甲乙类，静态电流取10mA，中点电压为0V时每只管子的压降是160V，静态功耗就是1.6W，两只管子合计3.2W。但动态输出时功耗并不是线性的，满摆幅正弦波情况下管子功耗可能升高到静态功耗的2到3倍，所以热设计要按最恶劣工况留余量。TO-220封装不加散热片的热阻大约是60K/W，3W功耗意味着结温能升到180度，这肯定不行。我配了一个自然对流散热片加导热硅脂，热阻控制在15K/W以内，再实测满载一小时管壳温度在75度上下，结温控制在100度以内，这才算合格。

2.3 高压输出级与低压前级的电平衔接

混合结构里最微妙的地方在于低压运放和高压输出级之间的电平衔接。前级运放输出只有正负十几伏，而后级输出级需要工作在正负160V电源下，这里面的电位差和直流电位平移必须处理好。

常见的做法是让输出级工作在“浮动”状态。具体来说，低压运放的输出通过两个方向相反的二极管或者电平移位网络，驱动一对高压晶体管。高侧管的发射极或者源极跟随着输出节点，它的基极或栅极电压必须比输出节点电压还要高出几伏；而输出节点本身可以在负160V到正160V之间摆动，驱动信号也必须跟着浮起来。

一种省钱的实现方式是使用自举电路。在放大器输出中点附近接一个大电容，把高侧驱动级的电源电压“举”到输出电位之上，这样低压信号就能通过简单的电平移位去控制高侧管。自举电容的容量要根据最低工作频率来选，上下两管开关切换的节奏决定了电容需要一个相当大的电容量来维持稳定的浮动电压。这个方案在小信号和中等功率场合足够用，但如果你要求DC到DC全带宽工作、输出可以长时间停在高电位，那么自举电容就会持续放电耗光，驱动电压垮掉，输出级进入非线性区。这时候就得改成真正的浮动驱动，用隔离电源给高侧驱动单独供电。

我在实际项目中因为带宽要求从DC开始，自举方案直接被否掉了，改成了在输出级源极跟随器配置下用独立的小型隔离DC-DC模块给高侧驱动供电。这样不管输出停在哪个电位，驱动级都能稳定维持门极电压，波形从头到尾都干净。

2.4 静电与输入级保护的细节

高压放大器还有一个容易忽略的“反向危险”：输入端和输出端之间的寄生电容，在输出节点快速摆动时，会向输入端注入位移电流。如果前级运放的输入端没有保护，这些电荷可能损坏运放的输入级，甚至在输入端建立异常偏压。

输入端加一对背靠背的钳位二极管到电源轨是最基本的保护。选管子时要注意结电容要小，反向恢复要快，否则保护二极管本身会成为运放稳定性的负担。另一个做法是在输入端串联一个电阻，把外部电缆和寄生电容带来的高频分量衰减掉，配合运放输入端的小电容形成低通滤波，进一步提高抗射频干扰能力。

输出端的保护同样不能缺。大电容负载放电瞬间，输出管要吸收极高的能量，如果输出端没有钳位电路，负载上存储的电荷可能反向灌入输出管造成二次击穿。在输出端对正负电源轨各接一只高压快恢复二极管，等于给负载电荷提供了一条泄放路径，这一对二极管能救下不少输出管。

还有一点和很多人想的不一样：高压放大器的电源引线电感对整个电路的稳定性影响非常大，尤其是输出级瞬态电流变化快的场合。电源引脚旁边必须放置低ESR的高压电容，并且尽量缩短到管子引脚的走线距离，否则整个回路会形成一个高频振铃源，表现出来的症状就是你调了半天补偿电容都压不下去的波形毛刺。

3. 核心电路实现与PCB布局要点

3.1 整体电路结构与各级功能拆解

整块电路板按信号流向可以分为四个功能块：前端增益级、高压驱动级、输出级和保护/检测逻辑。

前端增益级用一颗低压高精度运放，接成反相放大器或者同相放大器，增益设定在4倍左右，把输入的2.5Vpp信号放大到10Vpp左右的中间电平。运放选型重点看单位增益带宽、输入偏置电流和失调电压温漂，前两个指标直接关系增益精度和直流稳定性，第三个指标决定了你冷启动和加热到工作温度后零点偏移量。反馈电阻用低温漂的金属膜电阻，比例精度做到0.1%以上。

中间高压驱动级是这个电路里最需要小心的部分。前级输出的10Vpp低压信号，要通过一级共射放大器加一个高压共基晶体管组成的级联结构，抬升到足够驱动输出级的电平。Cascode结构的妙处在于：共基管承受了几乎全部的高压摆幅，而共射管始终工作在低压区，这样就既获得了高压摆动的能力，又避免了晶体管米勒效应在高电压下对带宽的毁灭性影响。这一级的工作点设计要保证在最大输出摆幅时所有管子都工作在放大区，不能出现饱和或者截止。

输出级采用互补推挽结构，高侧一只NPN高压BJT，低侧一只PNP高压BJT。两只管子之间的静态偏置由Vbe倍增器提供，它负责设定输出级的静态电流，决定电路工作在A类、AB类还是B类。我做的是AB类，静态电流约10mA，这样交越失真和静态功耗做到了一个折中。高侧管的基极驱动通过浮动隔离电源实现，确保输出即便停在正160V时，驱动信号依然有足够余量。

保护逻辑单独占了一小块电路：输出过流采样电阻上的压降送到比较器，电流超过阈值时比较器翻转，触发可控硅或锁存器切断前级增益，将输出拉回安全状态。除此之外，输出节点还有一对TVS管和压敏电阻，用来吸收换向尖峰和ESD能量。

3.2 PCB上高压间距、爬电距离与绝缘处理

很多人第一次画高压板的PCB时完全没概念，把250V的走线和信号走线挨得特别近，结果一上电就拉弧，板子上留下一道碳化痕迹。高压PCB设计最核心的规则就是间距。

300V级别的工作电压，铜箔和铜箔之间的最小间距行业经验值是3mm起步，安全起见我留到了5mm。不同电位网络的焊盘之间、走线和螺丝孔之间、走线和板边之间都要查一遍。如果板子面积不够，就在高压走线之间开槽，物理上拉长爬电路径，这招比单纯加大间距更有效。走线宽度也不要为了好看画得太细，高压大电流回路的线宽要按载流能力算，至少留足2mm以上。

阻焊层这东西千万不要当绝缘层用。很多板厂的阻焊厚度只有十几微米，高压下很容易被击穿，高压区的过孔如果表面只有阻焊覆盖，长时间工作后会有漏电路径形成。即使覆铜间隔和开槽都做好了，我还建议在高压区刷一层三防漆，等于多了一道物理屏障。实测下来，刷过三防漆的板子在潮湿环境下的漏电流比裸板低了一个数量级。

另外还要注意地线设计的细节。高压放大器的地是信号回路的一部分，输出级的瞬间电流会在PCB地线的寄生电感上产生压降，这个压降会直接污染前级的地参考点。解决方法是让功率地和平静地单点汇合，汇合点选在电源输入端的滤波电容负极处，前面所有小信号电路的地单独走，减轻串扰。

3.3 保护电路专题：上电浪涌、限流与钳位

高压放大器损毁最集中的时间点就是上电瞬间。原因是高压电源通过滤波电容充电，充电电流可能在整流管和电源线上形成很大的冲击，而放大器各级工作点还没建立，输出级可能处于完全不受控的状态。

针对上电浪涌，我在高压电源输入侧加了一个NTC热敏电阻和一个继电器组成的软启动电路。刚上电时NTC冷态电阻大，限制冲击电流；等滤波电容充到接近工作电压、继电器吸合后，NTC被短接，电源进入正常工作状态。继电器的控制信号可以取自低压电源的电压检测。软启动电路虽然成本不高，但对高压放大器可靠性的提升非常显著，能直接避免绝大多数上电瞬间的过流损坏。

限流保护靠得是“检测-判断-关断”三步。输出电流流过一个毫欧级采样电阻，差分放大器把采样电阻上的压降放大后送给窗口比较器。窗口比较器的上下阈值根据输出管安全工作区设定，超过阈值后输出一个锁存信号，断开前级运放的电源或者把增益级输出拉低，高压输出被强制关到零。锁存要比自动恢复靠谱，因为高压故障往往是持续性故障，自动恢复等于不断尝试重新触发故障，容易造成二次损坏。

输出钳位电路的实现方式前面提过：输出节点对正负电源轨各接一只高压快恢复二极管。这两只二极管正常工作时完全不影响信号，但在负载放电或者输出意外接上外部电压时，它会提供一个低阻泄放通道，防止输出节点电压超出电源轨太多。选二极管务必确认反向恢复和耐压，普通1N4007那种慢管在某些瞬态下是会撑不住的。

3.4 调试时用的探头和示波器准备

别小看测量设备这一步。普通示波器探头最大输入电压通常是300V到600V，而且探头的地线夹是通过金属外壳接地的，一旦夹到了高压节点，整个示波器外壳都会带上高压电，这个危险不是开玩笑的。

对于250Vpp级别的高压测量，至少要准备两根100倍衰减的高压探头。100倍探头在1kV余量下测250V信号是比较合适的，但要注意探头的带宽随着衰减比升高是会下降的，100倍探头带宽通常只有几十MHz，测高频信号时波形会有明显失真。如果手头有差分探头，测量浮地信号会方便得多，因为差分探头不需要接地参考，两个输入端之间天然隔离，能直接把探头点在输出端和参考端之间读取真实压差。

示波器本身要设置好。由于信号幅度大，垂直档位可能超出量程，一定要在连接探头之前确认探头衰减倍率和示波器设置一致，不然测出来的幅度差10倍。触发模式建议设成正常触发而不是自动触发，避免噪声干扰引起误触发。测试高压输出波形时，我习惯先把水平时基放到微秒级别去观察振铃，确认没有异常后再逐步扩展。

4. 调试实战：我踩过的高压坑

4.1 空载正常接上负载就振荡

这是我在调试过程中遇到的第一个大坑。电路空载的时候输出波形干干净净，正弦波一点毛刺都没有。可一旦把压电陶瓷负载接上去，输出马上出现高频振荡，幅度倒不是很大，但波形彻底糊掉，频率在几兆赫兹级别。

排查下来的根因是负载电容和输出级输出阻抗形成了一个额外的极点。压电陶瓷等效一个大电容，这个电容和输出级的输出阻抗构成一阶低通，在环路增益穿越频率附近贡献了大约90度的相移，直接把稳定性裕量吃光了。解决方法是输出端串联一个小阻值的隔离电阻，阻值在10到50欧姆之间，利用这个电阻把容性负载和放大器输出之间隔开，让电容效应不直接进入反馈环路。如果负载电容特别大，还可以在隔离电阻之后再并联一个小电感，形成一个二阶低通输出网络，进一步提升容性负载稳定性。

用这个方法把输出串联电阻调到22欧姆后，接上10nF负载，振荡立刻消失，波形恢复干净。后续我又用不同容量的电容做了一轮扫测，确认从1nF到100nF负载下都能稳定工作才放心。

4.2 上电瞬间烧管的三个原因

上电烧管是最让人崩溃的调试经历，因为你还没来得及看波形，管子就已经坏了。我第一次遇到时，那颗高压输出管直接开裂，味道很冲，后来复盘发现三个原因叠加。

第一个原因是软启动缺失。高压电源接通瞬间，滤波电容充电造成电压斜坡，而放大器各级偏置还没建立，输出级可能同时导通，瞬间电流巨大。加了NTC软启动后，这个原因被直接消灭。第二个原因是高侧和低侧驱动时序不一致。高侧驱动的隔离电源比低压主电源晚建立几个毫秒，导致高侧和低侧输出管在启动瞬间状态不确定，同时导通形成电源到地的短路。解决办法是在驱动级增加上下电时序管理电路，确保偏置和驱动电源稳定后，输出级才被使能。第三个原因是输出电容放电反向冲击。如果上一轮测试结束后输出电容还存着电荷，下次上电瞬间这些电荷反向灌入输出级，很容易击穿。所以测试流程里被强制加入一条：每次断电后必须等五分钟，然后用放电棒确认输出节点电压归零再碰电路。

这些坑重叠在一起，让我养成了一个习惯：每次改动完电路重新上电，都先用限流插座供电，也就是串一个大功率电阻限制电流，确认静态电流正常后再切到全压供电。多花两分钟，能省一大批功率管。

4.3 静态电流和输出零点偏移的漂移

高压放大器的直流漂移问题在调试中最磨人。输出零点电压和静态电流会随着温度缓慢变化，刚开机还是零点几伏，工作半小时后可能漂到两三伏。这个量级对交流信号影响不大，但只要你的后续负载对直流比较敏感，就会出问题。

零点漂移的来源主要有两个。第一个是前级运放的输入失调电压温漂，属于运放固有特性，只能靠选型时特意选低温漂的精密型号来改善。第二个来源是最容易忽视的：反馈分压电阻的温漂。高压输出端的反馈分压网络里，高压臂电阻阻值通常做到兆欧级别，如果这颗电阻的温度系数太大，工作温度变化后分压比会跟着变，等效到输入端的失调就格外明显。我把反馈分压电阻全部换成低温漂的金属膜电阻，温度系数控制在25ppm以内，零点漂移立刻减小了一半以上。

静态电流漂移主要跟输出管温度有关。BJT的Vbe有大约负2mV每度的温度系数，偏置电路如果用的是固定电压源，那么温度升高后偏置电压不变、Vbe下降，静态电流就会暴涨。解决方法是让偏置元件和输出管热耦合，把Vbe倍增器贴到输出管散热片上，让偏置电压跟着管温走。这个改动做完之后，热机状态下静态电流的波动范围缩小到原来的五分之一。

4.4 大信号压摆率不够时的妥协技巧

按照前面的计算，这个放大器设计目标是压摆率78V/μs，前级运放加高压级联结构理论上满足这个指标。但实际测试时发现，输出频率到40kHz以上，波形上升沿开始变缓，到80kHz时上升沿明显圆角，幅度也往下掉。

检查后发现瓶颈在中间驱动级的电流能力。高压共基级联管需要的驱动电流远比想象中大，当前级输出级驱动能力不够的时候，电平移位节点的电容充放电速度就跟不上，输出级栅压/基压的变化速率受限，整机压摆率就被拖慢了。

解决方向有两个。一是加大前级驱动级的静态电流，也就是降低该级负载电阻值，让节点电容的充放电电流变大，代价是该级功耗上升。二是加装射极跟随器作为缓冲，把前级和高压级联级之间的阻抗隔离，用低输出阻抗驱动大电容节点。我两个方式都用了，前级静态电流从2mA加到6mA，同时加了一级射极跟随器缓冲。改动之后实测压摆率提升到85V/μs，波形到100kHz依然基本方正。

这里分享一个工程妥协思路：如果实在压摆率不够，而应用场景是正弦波而不是方波，其实可以通过降低最高工作频率来换取足够的电压动态范围。但对于压电驱动这类既要方波又要快速响应的场景，妥协空间很小，老老实实把驱动级做扎实才是正路。

5. 指标实测与验收清单

5.1 关键指标测试方法

做完电路不等于做完项目，没有一套完整的指标测试，你根本不知道自己的设计是不是真的达到了预期。我把高压放大器的验收实测分成了一组标准的测试项。

第一项是增益和幅频响应。用信号发生器注入多组不同频率的正弦波，配套示波器记录输出幅值，逐点画出幅频曲线。重点关注100kHz这个设计带宽点的衰减量，要求不超过0.5dB。第二项是压摆率。用方波输入，测量输出从10%上升到90%的斜率，把电压变化量除以时间差就是实测压摆率。第三项是失真度。用失真度分析仪测1kHz满幅输出下的总谐波失真，高压放大器的失真主要来自输出级交叉失真，应该控制在0.5%以下。第四项是容性负载稳定性。用一组不同容值的电容做负载，逐个观察输出波形是否出现振铃，全部稳定才算通过。

直流项也不能漏掉。输入接地时输出零点偏移要记录，从冷机到热机整个过程的漂移量都要测全；增益误差用精密直流源注入1V电压，读取输出电压换算增益，误差控制在0.5%以内。过载保护测试则要小心，把输出短路或者接一个远小于设计值的负载，观察保护电路是否在几微秒内响应并把输出拉回安全电平。

5.2 安全操作流程与个人体会

高压调试这件事，技术能力是一方面，安全素养是另一方面。我给自己定了一套固定的操作流程，每次上电前必须走一遍：确认所有接线无误、确认输出负载正确接入、确认所有探头衰减比正确、确认高压区无人触碰、单手上电、上电后保持手离开板子、观察电流表无异常再开始测量。断电后第一件事不是去拆电路，而是等待电容放电并主动用放电棒对高压节点放电。这个流程多花不了多少时间，但已经帮我躲过了好几次潜在的电击风险。

再分享一个实际的测试心得：高压放大器调试时，我强烈建议先用一半电源电压验证整机功能，比如正负80V，确认各级工作点都正常后，再切换到全电压。半电压下很多高频振铃、直流漂移问题已经能暴露出来，而它对管子和探头的威胁要小得多。全部功能验证完，上全电压只需要确认几个关键波形就够了。也就是说，大部分调试其实可以不用在最高电压下进行，这个习惯让我整个开发周期里烧掉的元件数量大幅减少。

压摆率这个指标，我后来实际用下来发现还有一点要注意：它对输出级寄生电容和PCB布局的影响特别敏感，同样的电路，画板时把驱动管的走线缩短三厘米，实测压摆率能提高近两成。这种细微差别在仿真软件里往往体现不出来，只有实际画板、实测对比之后才会形成感觉。之所以把这个细节放在最后说，就是想提醒每一个做高压放大的人：仿真过了只是第一步，真正的功夫在器件选型、PCB布局和一轮又一轮的实测迭代里。