企业官网建设流程全解析

前阵子帮忙看一块通信板的EMI预扫数据，120MHz和240MHz两簇尖峰特别扎眼，反复查了半天辐射源，最后发现内层电源平面在板边比地平面多伸出去了一小圈。把电源平面往里收掉以后，这两簇尖峰直接掉了十几个dB。这块板子的教训其实就一句话：电源平面为什么要比地平面小，这不是拍脑袋定的规则，背后是边缘辐射、回流路径、平面电容三者之间的一个平衡。

这个问题的答案不复杂，但网上很多解释都只讲了EMI那一层，忽略了信号完整性和去耦方面的约束。这篇文章从原理到工程落地给你一次性讲透，新手看完能直接指导叠层设计，老手也可以对照自查一下自己的习惯做法有没有问题。

1. 先摆正位置：地平面是基准，电源平面是供电路

想知道为什么电源平面要小，首先得明白这两层在PCB里的角色完全不对等。

1.1 为什么回流路径优先选地，不选电源

信号在走线上传输时，必须要有回流路径。这个回流电流会走哪一层？不是看哪里近，而是看哪里阻抗低、哪里电位稳定。地平面是全局的基准电位，不管哪个器件、哪根走线，它的参考电位最终都要回到地上。地平面这个“基准”角色决定了它必须完整、连续、覆盖面最大。

电源平面则不同，它的首要任务是输电，是从电源模块把能量分配到各个器件引脚。既然是输电，它天生就比地平面“脏”——芯片开关时会在电源网络上产生di/dt噪声，这些噪声会在电源平面上形成电压分布的不均匀。如果拿一个噪声较大的平面去当信号的参考面，信号的参考电压本身就在抖，接收端看到的逻辑电平自然也不稳定。

这里有一个很多人忽略的点：回流电流确实可以选择电源平面，但一旦选了电源平面，信号就耦合在电源的瞬态噪声上了。数字电路里地是最稳的参考，所以设计规范里通常都强调紧邻信号层的平面尽量是完整的地平面。

1.2 电源平面噪声如何拖累信号参考

举个实际的例子。某块6层板，叠层是信号-地-电源-信号-地-信号，表层高速线参考第二层。如果第二层大面积被走线或过孔破坏，信号回流只能落到第三层电源平面上，这时候电源平面上的开关噪声就等同于直接叠加到了信号的回路上。

实测这种情况下的眼图，往往比参考完整地平面时明显变差，时域上表现为抖动增加，频域上表现为某个频点的谐波能量升高。这也是为什么很多资深工程师看叠层时，第一件事就是确认高速信号层的相邻参考面是不是地，而不是电源。

所以说白了，电源平面和地平面在功能上就不是一个量级的东西：地是饭碗，电源是水管。饭碗必须端稳，水管可以绕绕路。

2. 电源层“冒头”为什么招EMI：边缘场的辐射路径

接下来讲最核心的EMI问题，这就是“为什么电源平面要比地平面小”这个问题最直接的回答。

2.1 平行板电容的边缘场是怎么泄漏出去的

电源平面和地平面叠在一起，本质就是一个大平板电容。电力线在介质层里从电源平面指向地平面，理想情况下只存在于两层铜皮之间。但无限大平行板电容是不存在的，PCB总是有边界的。

在板的边缘，电场线不会突然消失，它会从电源平面边缘绕到地平面边缘，这部分就是所谓的边缘场。边缘场的强弱取决于两层平面之间的电压差，这个电压差不是直流供电电压，而是高频纹波和瞬态噪声。噪声频率越高，边缘场的变化越快，辐射效率也越高。

现在的关键是：如果从俯视图看，电源平面比地平面大了一圈，那么电源平面的边缘就完全暴露在地平面覆盖范围之外。这部分铜皮相当于一根“悬空的金属条”，上面还有高频噪声电压，它和远处的参考地之间就构成了天线结构，辐射效率相当可观。

我自己在做近场探头扫描时见过很典型的现象：把探头贴着板边走一圈，凡是电源平面凸出地平面的那一段，近场强度明显比缩进区高。这就说明边缘场泄漏的路径，基本都聚在电源平面超出地平面的那段边缘上。

2.2 20H规则到底在说什么

20H规则说的就是这件事：电源平面应该比地平面内缩，缩进的距离最好达到电源与地之间介质厚度的20倍。这里H指的是电源层和地层之间的介质厚度，比如1.2mm板厚的6层板，电源和地之间往往隔着一层0.1mm到0.15mm的芯板，那20H就是2mm到3mm。

为什么是20倍？因为边缘场的强度随离开边缘的距离近似按指数衰减，当缩进距离超过介质厚度20倍时，边缘处剩下那点场强对辐射的贡献已经小到可以忽略。这个数字不是精确物理推导出来的，而是从工程实践中总结的经验量级，但很好用。

按不同介质厚度算出来的缩进量，可以直接对照这张表：

| 介质厚度H | 20H理论缩进量 | 工程上常见取值 | | 0.05mm | 1mm | 0.5mm到1mm | | 0.1mm | 2mm | 1mm到2mm | | 0.15mm | 3mm | 2mm到3mm | | 0.2mm | 4mm | 2mm到3mm |

注意，实际板子不可能为了满足20H而牺牲太多布线空间，所以很多设计取10H到20H之间，只要保证电源平面不冒头，再配合板边接地过孔，就能把辐射压在可接受水平。

3. 缩进电源平面，高频去耦电容真的会掉一大块吗

有人一听到“电源平面要缩小”就会担心：电源和地的重叠面积变小了，平行板电容变小了，高频去耦岂不是变差了？这个担心有道理，但需要量化一下才知道严不严重。

3.1 平面电容的真实容量：一张表算清楚

先算一下单位面积的平面电容。平行板电容公式C等于介电常数乘以面积除以间距。FR4的介电常数约4.2，电源和地之间如果是0.1mm介质，那么每平方厘米的电容大约是37pF。

这个数字是什么意思呢？一张100mm乘80mm的板子，如果电源平面和地平面完全重叠，总面积是80平方厘米，平面电容大约是3nF。听起来不算小，但请注意，这3nF是分布在整个板面上的，实际芯片在任意一瞬间能有效利用的，只是它附近那一小片面积上的电容，而不是整张平面的容量。

如果是0.05mm的HDI叠层，同样的板子面积电容可以到6nF上下，确实更高。但现在绝大多数常规多层板做不到这么薄的层间距，所以平面电容的真实贡献，并没有很多人想象中那么大。

3.2 缩小一圈面积到底损失多少去耦能力

回到前面的例子，假设电源平面四边各内缩2mm，面积从80平方厘米变成76乘96毫米的76.8平方厘米，损失大约4%。对平行板电容来说，就是从3nF掉到约2.88nF。从去耦角度讲，这个损失几乎可以忽略。

真正需要注意的反而是另一种情况：假设为了满足20H，电源平面缩得特别狠，从80平方厘米缩成了只有40平方厘米，那平面电容掉了一半，对PDN高频段就会有可察觉的影响。但因为芯片旁边通常还会放几颗0.1微法和1微法的MLCC，平面电容那1nF到2nF的变化，在绝大多数情况下并不会导致PDN阻抗超标。

所以我的结论是：正常缩进一圈对平面电容影响有限，完全不用担心，最怕的是“缩”变成了“掏”——把电源平面在关键芯片下方挖掉一大块，那损失的不只是电容，而是回流路径和供电均匀性。

4. 回流路径才是硬约束：电源层缩进的“度”在哪

前面讲了电源平面可以小，但它再怎么小，也不能小到把高速信号的回流路径切断。这是电源平面缩小这件事里最容易被忽视的硬约束。

4.1 走线跨过电源层缺口：回流被迫绕道

假设有一条表层高速线，第二层是完整地平面，那么它的回流电流就在第二层，基本上贴着走线正下方走，环路面积很小，对外辐射很弱。但如果是内层走线以电源平面为参考，而电源平面正好在这里缩进了一个角，那回流电流就只有两条路可走：要么绕一个大圈子，要么转移到另一层地平面。

绕圈子的结果就是回路面积增大，回路上感应出的共模电压变大，辐射噪音跟着上来。转移到地层则意味着参考层发生了切换，走线阻抗在切换点会突变，信号完整性也受影响。我不止一次看到年轻工程师在评审时被问到“这条线的回流路径在哪”时答不上来，然后回去改一版，发现电源平面形状怎么调整都会碰到类似问题。

4.2 参考层切换的阻抗突变

再往深一层说，电源平面缩进后，靠近缩进边缘的那条线上，参考平面从电源变成了地。这两个平面的电位特性不同，走线的单位长度电容也跟着变了，结果是特征阻抗在边缘处跳变。

高频信号遇到阻抗突变会发生反射，反射的能量一部分沿原路返回，一部分在突变点附近变成共模辐射。所以电源平面不是不能缩，而是要保证：关键高速信号下方至少有一个连续完整的参考平面，要么是地，要么是电源，不要让信号线走线跨过平面的边缘线。

这里给出一个很实用的设计顺序，我自己画叠层时就是这么定的：

• 先列出所有高速信号，分配信号层。
• 每个信号层找到紧邻的参考层，首选地。
• 只有当地层实在不够用时，才允许参考电源平面，并检查电源平面在这组信号下方是否连续。
• 最后才去考虑电源平面边缘缩进多少，因为EMI问题可以通过缝补地孔弥补，回流断了就真的麻烦了。

5. 工程落地：缩进多少、怎么缩、哪些板子不用纠结

到这里原理都清楚了，最后给一份能直接拿去用的工程实操指南。

5.1 从叠层到制板：一份可以照抄的检查清单

电源平面比地平面小，这句话在具体设计里落实起来，是这样一套动作：

• 第一步，看叠层，确定电源层和它最近的地层之间的介质厚度H，算出20H，作为缩进的参考上限。
• 第二步，打开PCB编辑器，把所有电源平面形状选中，整体内缩，至少保证不超出地平面的投影范围。
• 第三步，内缩量不足20H时，在板边那一圈补上地过孔，间距按信号最高频率波长的二十分之一左右打孔，通常200MHz以下用2mm到3mm孔距就够。
• 第四步，检查电源平面缩进后，有没有把BGA扇出区、背钻过孔、隔离带切出意外缺口，特别注意高速差分对下方不要出现细长的电源平面“脖子”。
• 第五步，拿去投板前用CAM工具做一次平面间距检查，确认电源平面边缘到最近地平面边缘的最小距离，不要小于板厂的对准公差，一般留0.2mm以上比较稳妥。

按这个清单走一遍，基本能把“电源平面缩小”这件事做得既不激进也不遗漏。

5.2 什么时候不用死守20H

任何规则都有适用范围，20H也不是所有板子都必须照做。

双面板根本没有电源平面，无所谓这个问题。低速纯模拟板，信号频率十几兆赫兹以下，边缘辐射本身就不严重，电源平面就算大面积铺铜也不会成为EMI的决定因素。有金属屏蔽腔的射频模块，平面形状更多服从腔内谐振和阻抗匹配的需求，这时不能机械套20H，反而要让地平面在关键射频走线下保持完整。

还有一类是电源本身很强、纹波很低的板子，比如用了大容量Bulk电容和多个低噪声LDO的模拟前端，电源平面上的高频噪声已经很小，边缘场激励不足，辐射也不会上去。这种情况下，把电源平面收得太小反而让电源分配网络变得不均匀，得不偿失。

我在实际项目里见过两种极端：一种是把电源平面缩成“哑铃”形状，结果高速信号下方出现大片无参考区，眼睛图直接闭掉；另一种是完全不缩，板边整圈都是电源冒头，EMI整改花了两周。这两种病，根子都是没有理解规则背后的物理本质。

最后分享一个小经验：如果你拿不定主意，最稳妥的通用做法不是死抠20H，而是记住“地包天”——让地平面在板子的每一个边缘都比电源平面多出一圈，并且这圈地上隔一段就塞一个过孔。只要做到这一条，市面上大多数EMI测试项目都能安稳通过，剩下的余量问题再慢慢调。