企业官网建设流程全解析

第16篇 | 服务器 VRM 同步 Buck 电路手算效率——损耗模型与波形拆解

分析方法：Buck 电路图 → 导通/开关损耗分项公式推导 → 仿真验证（SW 节点波形 + 电感电流 + 效率曲线） → 开关频率与电感选型的工程权衡

一、导言：CPU 的饭怎么喂？

服务器 CPU 要 1.05V、几十安的供电，直接从 12V 降压而来。本篇以一个典型单相参数为例：Vin=12V，Vout=1.05V，Iout=30A，fsw=500kHz，L=0.15μH，把同步 Buck 的损耗一笔一笔算清楚，看效率是怎么被"吃"掉的。

二、电路图

🎨 同步 Buck 单相电路

12V ──┐ │ [高侧 MOS HS] ──┐ 驱动：PWM控制器 + 自举 ├── SW ──[ L 0.15μH ]──┬──→ 1.05V/30A 输出 [低侧 MOS LS] ──┘ │ │ [ Cout ] 输出电容 GND │ GND

高侧管导通占空比 D = Vout/Vin；低侧管在死区外互补导通续流。输出电容滤除纹波。

三、公式逐步推导

3.1 占空比与电感纹波

占空比：D = Vout / Vin = 1.05 / 12 ≈ 8.75% 电感纹波电流： ΔIL = (Vin − Vout) × D / (fsw × L) = (12 − 1.05) × 0.0875 / (500000 × 0.15e-6) ≈ 12.7A（峰峰值） 电感电流：在 30A ± 6.35A 之间三角波动

纹波比例 ΔIL/IL ≈ 42%，偏大（工程上常按 20%~30% 设计），说明电感量偏小——这正是后面工程权衡的伏笔。

3.2 高侧管损耗：开关为主

导通损耗：P_HS_cond = Iout² × Rds(on) × D = 900 × 3mΩ × 0.0875 ≈ 0.24W 开关损耗：P_HS_sw = 0.5 × Vin × Iout × (tr + tf) × fsw = 0.5 × 12 × 30 × (10ns + 8ns) × 500000 ≈ 1.62W 高侧合计 ≈ 1.86W（开关损耗是导通的近 7 倍！）

3.3 低侧管损耗：导通为主

导通损耗：P_LS_cond = Iout² × Rds(on) × (1 − D) = 900 × 2mΩ × 0.9125 ≈ 1.64W （死区期间体二极管续流损耗另计，约 0.3W） 低侧合计 ≈ 1.94W

3.4 其他损耗项

电感 DCR 损耗：P_L = Iout² × DCR = 900 × 1mΩ ≈ 0.9W 驱动损耗：P_drv = (Qg_HS + Qg_LS) × Vdrv × fsw = (15nC + 20nC) × 12 × 500000 ≈ 0.21W

3.5 效率汇总

总损耗 ≈ 1.86 + 1.94 + 0.9 + 0.21 ≈ 4.9W 输出功率 = 1.05 × 30 = 31.5W 效率 ≈ 31.5 / (31.5 + 4.9) ≈ 86.5%

单相 86.5% 在 500kHz 下属中等水平；实际服务器 VRM 多相并联 + 更优器件 + 轻载模式，整机效率可上 90%+。

四、仿真验证

✅ 仿真一：SW 节点波形

SW (V) 12 ┤━━┓ ┏━┓ ┏━┓ │ ┃ ┃ ┃ ┃ ┃ ← 高电平宽度 = D×T ≈ 17.5ns │ ┗━━━━┛ ┗━━━━┛ ┗━ （T=2μs@500kHz） 0 ┤╱╲ 振铃（寄生电感×MOS电容） └─────────────────→ t

高电平占空比与手算 D=8.75% 一致；下降沿/上升沿的振铃幅度取决于功率环路寄生电感——呼应第 15 篇的布局即防护。

✅ 仿真二：电感电流

IL (A) 36.4 ┤ ╱╲ ╱╲ ╱╲ │ ╱ ╲ ╱ ╲ ╱ ╲ 30 ┤━━╱━━━━╲╱━━━━╲╱━━━━╲━ ← 平均值 = Iout │ ╱ ╲ ╲ 23.6 ┤╱ ╲ ╲ └────────────────────→ t 纹波 ΔIL ≈ 12.7A（与手算一致）

✅ 仿真三：效率随负载变化

效率% 90 ┤ ━━━━━●━━━━━ ← 中载最优 │ ╱ ╲ 86 ┤ ╱● ╲ │ ╱ ╲ ← 重载：导通损耗（I²）占比上升 70 ┤╱ 轻载：固定损耗（驱动/控制）占比大 └──┬────┬────┬────┬──→ Iout 5A 15A 30A 45A

轻载效率被固定损耗拖累（驱动、控制芯片静态功耗），所以服务器 VRM 有轻载跳相/二极管仿真模式；重载效率被 I² 型导通损耗拖累。

五、工程权衡

💡服务器 VRM 的典型取舍
频率选在 500kHz~1MHz 之间（体积与损耗的平衡点）；电感按 20%~30% 纹波比例选；高低侧管按"低侧压电阻、高侧拼速度"分工选型（呼应第 14 篇）；多相并联摊薄单相应力，相数由 CPU 功耗决定。

📌 本篇一句话总结：

Buck 效率是"分项损耗的减法游戏"：高侧管败在开关损耗、低侧管败在导通损耗、电感败在 DCR、驱动败在 Qg；手算纹波、占空比与五项损耗，86.5% 的效率就有了一笔笔出处；频率与电感是两根主杠杆，拧哪根都要看另一根的脸色。

上一篇：第15篇 · MOSFET 常见翻车

下一篇：下一章预告 → 第四章 门电路与逻辑 IC 篇：数字世界的乐高积木