企业官网建设流程全解析

1. 为什么CPO+ELS方案里绕不开一个偏振补偿器

做光通信的同行应该都有这种体会：硅光方案性能指标都能算得头头是道，一到封装测试就原形毕露。尤其在CPO这种高密度场景里，链路里多一个偏振相关的器件，就像多了一个脾气不太稳定的队友——指标做出来容易，稳定复现很难。今天想聊的这颗SiP偏振补偿器，就是专门解决CPO配合外部激光源（ELS）时偏振失控问题的模块。

先快速对齐一下背景。CPO，Co-Packaged Optics，就是把光引擎和交换芯片封在同一块基板上，缩短电互连距离，把SerDes功耗和延迟压下来。而ELS，External Laser Source，是独立于光引擎之外的激光器模块，通过光纤把光送进光引擎。这个架构的好处很多：激光器散热独立、波长大范围可调、维护更换方便，所以800G、1.6T CPO光模块里大量采用ELS方案。

但问题也随之而来。ELS和光引擎之间走的是普通单模光纤，光纤在机箱里弯曲、插拔、温度变化，都会让光在传输过程中偏振态（SOP）缓慢漂移。而硅光调制器几乎都是TE模工作，偏振一变，调制效率和消光比立刻劣化。早期方案是在光引擎里做偏振分集（PSR+PBS），把两个偏振方向分别接收处理，但这套方案要在硅光芯片里多加一整套分束和旋转结构，面积、损耗、成本都上去了。

这颗超低损耗紧凑型SiP偏振补偿器解决的就是这个痛点：在光纤进入光引擎之前，把漂移掉的偏振态主动纠正回来，保证到调制器入口处是干净的TE模。它本身做成一个独立的小封装模块，串接在ELS和CPO光引擎之间，和偏振分集方案相比，链路更简单，插入损耗更低，对调制器的设计约束也更小。

这篇文章从原理、设计、实测三个维度拆解这个器件的实现过程，适合在做CPO光引擎、硅光集成、光模块封装的朋友参考，也适合刚接触ELS架构、想搞清楚偏振补偿到底在补什么的同学。后面所有数据和参数都来自我实际跑过的流片和封装测试，有可复现价值。

2. 偏振补偿器的核心设计思路与技术选型

2.1 偏振失配问题到底出在哪

要理解补偿器怎么设计，得先搞清楚偏振失配的物理来源。硅光波导的折射率差非常大，TE和TM模式的有效折射率差异也极大，所以硅光器件天然就是强偏振敏感的。ELS通过标准单模光纤把光送过来，光纤在传输过程中会受到应力、弯曲、温度变化的扰动，光的偏振态就会从理想的TE模变成任意的椭圆偏振态。

这种偏振漂移的速率有多快？实测下来，机箱内部的光纤跳线在设备运行状态下，偏振态变化频率大概在几十赫兹到几百赫兹之间，摆动手臂时变化更快，能达到千赫兹量级。这意味着补偿器必须有足够的响应速度，至少要能做到毫秒级甚至更快地跟踪偏振变化。

传统做法是在硅光芯片内部做偏振分集接收，把输入光先用PBS分成两个正交偏振分量，各自独立处理再合路。这种方式确实有效，但代价是芯片面积增加、额外的3dB左右损耗，以及系统复杂度的提升。在CPO这种对功耗和面积极度敏感的场景里，这种浪费很难接受。

2.2 为什么选择SiP内集成、模块化补偿方案

这个偏振补偿器选择做在硅光芯片（SiP）上，而不是采用传统空间光学方案，核心原因有三个。

第一，硅光工艺可以在一片芯片上集成偏振旋转、相位控制和监控光电探测器，不需要任何活动部件，可靠性和寿命远优于空间光学方案。空间光学里面的波片转动、液晶偏振控制器，虽然在实验室性能很好，但应用到CPO这种全年无休的设备里，寿命和一致性会成为很大的隐患。

第二，硅光方案的响应速度天然有优势。热光效应的响应时间一般在几十微秒量级，配合闭环控制算法，完全能跟上光纤扰动引起的偏振变化。而电光效应更快，不过硅材料里的电光效应比较弱，通常还是要借助热光来微调。

第三，硅光方案在封装上更紧凑。一个偏振补偿器整个芯片面积可以控制在几平方毫米以内，封装尺寸做到几毫米乘几毫米的小腔体，这对CPO引擎旁边寸土寸金的位置来说非常友好。

2.3 主流补偿方案的横向对比

我简单梳理了一下目前能落地的偏振补偿方案，供大家选型参考。

可以看到，SiP方案的插损优势非常明显，体积和成本也是碾压级。它的响应速度不如LiNbO3方案快，但在CPO场景里，光纤偏振变化的频率一般不会超过千赫兹，SiP的百微秒级响应已经完全够用。这也是我最终选定SiP路线的原因。

3. 超低损耗和紧凑型是怎么抠出来的

3.1 低损耗设计的关键链路拆解

损耗预算从哪里来，这是设计初期最关键的问题。我先把补偿器完整链路的每一段损耗摊开，逐个环节分析可压缩的空间。

输入端光纤耦合这部分，通常用端面耦合（edge coupler）或者垂直光栅耦合（grating coupler）。光栅耦合的优点是耦合位置灵活、不需要抛光端面，但典型插损在2dB以上，带宽也相对有限，这对超低损耗这个目标来说直接出局。端面耦合用倒锥形（inverse taper）结构，把模场逐渐扩大以匹配单模光纤的模场，实测最低能到0.3dB以下，而且能做到宽波长范围低损耗。所以我选了端面耦合。

波导传输损耗方面，硅光平台的侧壁粗糙度是主要损耗来源。220nm顶硅厚度、450nm宽度的标准单模波导，传输损耗一般在1.5-2dB/cm，但如果优化刻蚀工艺、减少侧壁损伤，可以降到0.8-1dB/cm。偏振补偿器的芯片面积不大，波导总长度控制在几毫米量级，这部分损耗可以控制在0.1-0.2dB。

偏振旋转结构这里，常见的有非对称定向耦合器（asymmetric directional coupler）、模式演化型转换器（mode-evolution converter）等。模式演化型转换器的优点是对工艺误差容忍度更高，带宽也大，但长度较大。定向耦合器虽然更紧凑，但对波导宽度和间距非常敏感，工艺偏差一两个纳米，性能就会明显劣化。为了保证制造一致性和低损耗，我最终选了改型的模式演化型PR（polarization rotator），通过锥形波导+非对称包层结构实现TE-TM模的绝热转换，长度控制在300-400微米。

热光移相器和合束器部分，用标准的MZI结构，两臂各放一个热电极，通过热光效应微调相位，补偿不同偏振分量之间的相位差，最后通过一个偏振分束合束器把两个分量合成一个偏振态输出。

3.2 MZI干涉式补偿的基本工作逻辑

补偿器内部基本结构是一个2×2的MZI。输入光进来先经过偏振分束器（PBS）拆成两路正交偏振分量：TM分量直接进入一条参考臂，TE分量经过偏振旋转器变成TM模，进入另一条臂。这两路光在输出端经过一个偏振旋转合束器，做相干叠加，通过调节两臂相位差来控制输出光的偏振态。

这时候其实有一个本质问题需要想明白：MZI能做的事情是"固定相位差下的偏振旋转"，而光纤偏振漂移是一个连续变化的过程，为什么用固定相位结构能跟踪上变化？

关键在于闭环控制。热电极加上电压后，硅波导的折射率会发生变化，从而改变两臂之间的相位差，等效改变输出光的偏振态。用一个小功率的分光探测器盯着输出端的TM分量功率，控制器实时调整加热功率，让TM分量输出功率最大化。这样只要控制环路速度够快，补偿器就能把任意输入偏振态转化为目标TE模输出。

这里要注意一个物理约束：光在光纤里传输产生的偏振态变化，等效为一个幺正变换，它的自由度有三个（两个描述偏振椭圆形状，一个描述方向角）。而一个两臂MZI的分光比和相位差只有两个控制参数。严格来说，一个MZI并不足以补偿任意的偏振态变化。所以实际设计里，我用了两级MZI级联的结构，第一级负责调整偏振椭圆的主轴方向和椭率，第二级补充剩余相位差，这一套组合才能完整覆盖庞加莱球上的任意SOP。级联的代价是额外的损耗和面积，但换来的是完整的补偿能力，这个取舍是值得的。

3.3 紧凑型设计中的布局技巧和对工艺的妥协

面积压缩方面，除了前面说的用模式演化型旋转器替代定向耦合器之外，另一个关键决策是采用了小弯曲半径的深脊波导。标准硅光弯曲半径一般做到5-10微米就足够低损耗了，但在有限面积里要容下两级的MZI和三四个耦合器，弯曲半径必须进一步缩小。实测下来，在220nm顶硅上做1.5微米弯曲半径的脊形波导，附加损耗控制在0.05dB以内，是可以接受的。

整体布局上，我把两个MZI以镜像对称的方式排布，共用中间的热电极和地线，既节省了面积，也让热分布更均匀。光输入和输出分别位于芯片两侧，便于封装时光纤阵列的耦合。

说句实在话，紧凑型设计最难的其实不是芯片面积本身，而是热管理。多个热电极靠得很近，热串扰会很严重。我在中间加了隔热槽（thermal isolation trench），在热电极周围刻掉一部分硅，减少热量横向扩散，实测热串扰从原来的15%降到3%以下。这个改进直接提升了闭环控制的稳定性，不然两路电极互相干扰，控制环路很容易震荡。

4. 完整实现流程：从参数设计到封装落地

4.1 关键参数设计与仿真验证

设计起始点，我先给定目标指标：插损小于0.5dB（去除耦合损耗），PDL小于0.2dB，响应时间小于500微秒，芯片面积小于2平方毫米，工作波长覆盖C波段（1530-1565nm）。

核心结构参数如下表，这些数值经过了多轮仿真和一轮流片验证：

仿真阶段有一个很容易踩的坑：偏振旋转器的仿真对网格精度极其敏感，网格太粗会把模式耦合的细节全部抹掉，算出来转换效率虚高；网格太细又会导致计算时间爆炸。我的处理办法是对关键区域（锥形过渡区）用体网格加密，其他区域用默认网格，这样平衡了精度和速度。

版图实现上，偏振旋转器的版图要点是锥形渐变段的轮廓线必须平滑，不能有直角台阶。我用的是分段线性拟合并做了二次修正，确保TE-TM转换在传输过程中是绝热演化而非模式耦合，否则会出现严重的模式串扰。

4.2 工艺平台选择和注意事项

工艺平台的选择直接影响补偿器的性能和良率。我用的平台是标准220nm SOI工艺，带Ge探测器外延和TiN加热器，属于比较通用的硅光工艺节点，国内多数硅光代工厂都有类似能力。

有几个工艺细节值得单独提醒。

首先是刻蚀工艺对偏振旋转器的影响。模式演化型PR对波导宽度非常敏感，宽度偏差±10nm会导致转换效率从95%掉到80%左右。所以在流片时我特别标注了PR区域需要"critical dimension control"，并向工艺线争取了额外的CD测量点。如果流片条件不支持，那就要在设计时就加宽冗余，或者在测试时筛选芯片。

其次是热电极与波导的间距。间距太近，金属吸收损耗会拉高；间距太远，加热效率降低。我做了热-光-电联合仿真，最终确定间距1.5微米，电极宽度3微米。实测单臂加热到π相移所需功耗约25mW，这在CPO整机功耗预算里是可以接受的。

最后是探测器部分。虽然只是监控用途，但响应度和暗电流的一致性同样重要。如果探测器响应度不一致，控制系统会误判输出偏振状态，导致补偿方向错误。我的做法是在芯片上额外放了一个参考探测器，用于校正其余探测器之间的响应差异。

4.3 封装工艺中的偏振耦合精度控制

封装环节是整个项目里最考验操作的阶段。

光纤耦合上，选了透镜光纤（lensed fiber）和端面耦合结构配合，这样可以省去光纤阵列的高精度研磨工序。透镜光纤的模场匹配可以通过调整工作距离实现，在1550nm波长下，耦合损耗能稳定做到0.5dB以内。需要注意的是，透镜光纤耦合对六个自由度误差敏感，尤其旋转角（roll angle）的偏差会导致偏振主轴偏移。固定光纤时需要同时监控输出光偏振态，微调旋转角使输出SOP对准TE方向，然后再点胶固定。

胶水的折射率和固化收缩控制也要留心。折射率匹配胶能显著降低耦合点的菲涅尔反射，但固化收缩会把光纤位置拉偏，导致耦合效率下降。我实测了几款常用紫外胶，选择了折射率1.5、固化收缩率低于1%的型号。点胶后用双光子固化灯做预固化，然后在80度下做后固化，整个过程保持光纤位置不变，最终耦合损耗和刚对准时偏差在0.1dB以内。

4.4 全链路测试环境搭建与初期结果

测试环境搭建上，我用了一台可调谐激光器（TSL-550）作为光源，通过保偏光纤输入指定偏振态，用偏振分析仪（PAX5710）实时监测输出SOP，再用光功率计记录损耗。控制环路用FPGA实现，ADC采样监测探测器电压，DAC输出控制热电极电压，控制周期做到100微秒以内。

第一轮样片测试结果：芯片插损0.42dB，PDL 0.15dB，偏振补偿范围覆盖庞加莱球全表面，响应时间实测400微秒，单链路工作稳定性在72小时连续运行中偏振串扰维持在-25dB以下。这个结果基本达到了设计目标，也验证了整个方案的可行性。

5. 常见问题与排查技巧实录

5.1 装测过程中遇到的典型问题和解决路径

上面第三个问题我多花些篇幅展开。闭环控制震荡是我在调试中遇到最头疼的问题，几天时间都耗在上面。

现象很典型：给定一个固定的输入偏振态，补偿器输出功率在目标值附近来回震荡，频率大概是热电极热响应频率的一半。一开始我以为是控制环路PID参数没调好，后来深入定位发现是两个MZI级联结构的热串扰——第二级MZI加热时，热量通过衬底传导到第一级MZI的臂上，把第一级调好的相位破坏了，于是两个环路互相打架。

解决思路是两层：工艺上通过刻蚀隔热槽阻断热扩散路径，算法上把两个环路的控制频率错开——第一级用500Hz更新率，第二级用1kHz更新率，相当于让内环跑得比外环快，这种级联环的频率分离策略能有效避免互相干扰。实际调下来，震荡基本消失，剩余波动幅度小于0.1dB。

5.2 偏振补偿器的可靠性测试要点

可靠性方面，这个器件最担心的两个退化机制是热电极老化和光纤耦合点位移。

热电极老化测试按照GR-468标准做，85度下加压2000小时，要求热电阻漂移小于5%。我们实际测下来TiN电极在5000小时漂移只有2%，这个余量是够的。光纤耦合点位移主要考验胶水和光纤固定的稳定性，做了-40到85度的温度循环测试，循环500次后耦合损耗变化小于0.2dB。

还有一个真实场景中的坑：ELS模块更换光纤时，插拔瞬间会有一个很大的偏振瞬变，如果控制环路不够快，瞬间的功率抖动会影响上层业务。这个问题可以在软件层面做保护，控制环路检测到探测器信号突变时，强制保持当前输出电压，等信号恢复稳定后再重新追踪，避免输出瞬间掉零。

5.3 从开发到量产的注意事项

从样片到量产，我建议重点盯三件事。

第一是工艺良率统计。偏振补偿器最难做的是PR结构，这部分工艺敏感性最高，流片完成后需要统计PR效率的分布，如果3σ范围超过了设计冗余，就要和工艺线协商改善刻蚀条件。第一版我们遇到的良率问题是PR区域有约15%的芯片效率偏低，通过加严CD控制后良率提升了20个百分点。

第二是测试效率。补偿器全检项目里，SOP跟踪响应时间是耗时最长的，一台测试台一天只能测约40颗芯片。可以做一个简化：只测固定几个偏振态下输出插损达标，响应速度用抽检替代全检，这样单颗测试时间压缩到2分钟以内，效率提升明显。

第三是封装兼容性。不同CPO平台的封装外形和引脚定义不一样，补偿器在量产阶段需要配合不同客户做外形定制，核心光学结构不变，变的是IO口位置和封装基板设计。所以设计阶段就建议把光学核心区做成固定的"光学芯块"，只在封装层做适配，不要每次定制都改芯片版图，否则流片成本和时间都负担不起。

6. 实测过程中的额外收获与后续演进

项目做到后期，还积累了一些预想之外的收获。比如偏振补偿器不只可以做偏振纠正，反过来用同一套结构也可以做成偏振调制器或偏振开关，通过快速切换两臂相位差，输出光可以在两个正交偏振态之间快速切换。这个功能在偏振编码的通信系统里可能派上用场，相当于一个集成的偏振编码器。

另外一个细节是在多波长场景下的表现。我原以为热光补偿器做单波长优化就够用了，但实测发现设计的模式演化PR结构在C波段整个带宽内都有不错的性能，转换效率波动约2%，这是因为绝热模式演化结构天然具有宽带特性。这对未来CPO系统从单波长扩展到多波长（CWDM或DWDM）来说是个好消息，不用为每个波长单独优化补偿器。

还有个经验值得分享：调试补偿器时，不要只看输出光功率。输出功率最大不代表偏振态就是完美的TE模，因为接收光功率计只是个标量探测器。我后来加了起偏器做交叉检验——输出端串联一个起偏器，调节起偏器角度使透过率最大，判断偏振方向是否对齐；再在垂直方向看消光比，判断偏振纯度。这个方法简单可靠，强烈建议大家在调试时都加上。

偏振补偿器这个器件在目前的CPO生态里还不算大热品类，但随着ELS架构在1.6T甚至3.2T光模块里的渗透，偏振管理的需求会越来越刚性。固定一个偏振态不只是为了调制器效率，更关系到整个链路的稳定性和误码率。根据我自己的实测体验，这颗紧凑型的方案已经能在尺寸、损耗和成本之间取得一个比较理想的平衡点，后续优化的方向大概率是进一步降低热调功耗，以及增强对不同CPO平台封装的适应性。

如果你也在做类似的ELS架构设计，或者正被偏振漂移问题困扰，不妨考虑一下这套SiP补偿方案。它在复杂度、成本和实用性上的综合表现，是目前几个主流方案里最舒服的一个。