企业官网建设流程全解析

1. 为什么我要整理一份电容容值表

干了十几年硬件，画过的板子少说也有几百块了。你要问我哪个环节最容易翻车，我会毫不犹豫地告诉你：选电容。不是选错类型，而是选错容值。电阻有E96系列，1%精度随便挑，但电容的容值分布完全不是那么回事——它有自己的偏好，有自己的“常用档位”，而且不同封装、不同介质、不同耐压下的可用容值组合千差万别。

我刚入行那会儿，最头疼的就是BOM里写了个0.1μF，采购说这个容值只有0402的，但我的封装是0603；或者写了个2.2μF，结果发现这个容值在X7R介质里只有1206以上才有，我的0805根本放不下。更别提那些非标容值，比如1.3μF、4.7nF这种，有些厂家做，有些厂家不做，批量采购的时候交期直接拉爆。

所以后来我养成了一个习惯：把常用容值按封装和介质整理成一张速查表，画图的时候直接对着表选，选完再确认库存和价格。这个习惯帮我省了无数返工的时间。今天就把这份表分享出来，顺便把电容选型里那些容易踩的坑一并讲清楚。

这份内容适合谁看？如果你是刚入行的硬件工程师，正在画第一块板子，那这份表能帮你避开80%的选型错误；如果你是有经验的工程师，但一直靠经验“感觉”选容值，那这份表能帮你系统化梳理一遍；如果你是做采购或者BOM管理的，这份表能让你快速判断某个容值是否主流、是否有替代方案。

核心关键词就三个：电容、容值表、贴片电容。我会围绕这三个词，把整个选型逻辑、实操步骤、常见问题全部串起来。

2. 电容容值表的底层逻辑与设计思路

2.1 为什么电容容值不是连续分布的

很多人第一次看到电容容值表会有一个疑问：为什么电阻有1.0、1.1、1.2、1.3这样的连续序列，而电容翻来覆去就是1.0、1.5、2.2、3.3、4.7、6.8这几个数？

这要从电容的制造工艺说起。电容的容值公式是C = ε₀εᵣA/d，其中ε₀是真空介电常数，εᵣ是介质相对介电常数，A是电极面积，d是介质厚度。对于贴片陶瓷电容（MLCC）来说，εᵣ由陶瓷材料决定，A和d由叠层工艺决定。问题在于，MLCC是多层叠印工艺，每一层的厚度和面积都有物理极限。你不能像调电阻那样用激光修调来精确控制容值，只能通过调整叠层数量、每层面积和介质厚度来逼近目标值。

这就导致了一个结果：容值越大的电容，可选的容值档位越稀疏。比如1pF到10pF之间，你可以找到1.0、1.2、1.5、1.8、2.2、2.7、3.3、3.9、4.7、5.6、6.8、8.2这些档位；但到了1μF以上，基本上就只有1.0、1.5、2.2、3.3、4.7、6.8、10这几个档位了。再往上到100μF，可能就只有10、22、47、100这几个选择了。

注意：这里说的是“主流可采购”的容值。理论上你可以找厂家定制任意容值，但起订量通常是百万颗级别，价格翻几倍，交期几个月。对于99%的项目来说，没有这个必要。

2.2 容值表的三个维度：容值、封装、介质

一份好用的容值表，不能只列容值，必须同时考虑封装和介质。这三个维度是互相制约的。

封装决定了物理尺寸，进而决定了最大可实现的容值。比如0402封装，X7R介质下最大做到0.1μF左右，再大就放不下了；0603封装可以做到1μF；0805可以做到10μF；1206可以做到22μF；1210可以做到47μF。当然这不是绝对的，不同厂家工艺不同，但大体趋势是这样。

介质决定了容值的稳定性和温度特性。C0G（NP0）最稳定，但介电常数低，同样封装下容值做不大；X7R次之，容值范围广；X5R再次之，容值可以更大但温度特性差一些；Y5V最差，容值可以做得很大但温度变化和直流偏压特性都很糟糕。

容值本身则决定了你在电路中的用途。pF级别用于高频滤波、匹配、定时；nF级别用于去耦、耦合、旁路；μF级别用于电源滤波、储能、稳压。

这三个维度交叉起来，就形成了一张三维表。但三维表太复杂，不方便查阅。我的做法是按封装分表，每个封装下列出该封装下主流的容值-介质-耐压组合。这样画图的时候，先确定封装，再查表选容值，最后确认介质和耐压。

2.3 为什么不用E系列来套电容

有人可能会想，电阻有E6、E12、E24、E96系列，电容是不是也有类似的系列？答案是：有，但不完全适用。

IEC 60063标准定义了E系列，理论上电容也可以用。但实际上，电容厂家并不会严格按照E系列来生产。比如E6系列是1.0、1.5、2.2、3.3、4.7、6.8，这六个值在电容里确实最常见。但E12系列里的1.2、1.8、2.7、3.9、5.6、8.2，在电容里就不那么常见了，尤其是大容值段。

更麻烦的是，电容的容值还受到耐压和介质的影响。同样是1μF，0402封装只有6.3V和10V可选，0603封装有16V和25V，0805封装有25V和50V。你不能脱离封装和耐压单独谈容值。

所以我的容值表不是按E系列来组织的，而是按实际可采购的主流组合来组织的。下面这张表是我根据几个主流厂家的公开选型手册整理的，覆盖了从pF到μF的常用范围。

这张表不是绝对的，不同厂家会有差异，但大体上覆盖了90%的常用场景。你可以把它打印出来贴在工位上，画图的时候直接查。

3. 核心细节解析与实操要点

3.1 容值速记口诀：1-1.5-2.2-3.3-4.7-6.8

前面说了，电容的容值不是连续分布的，而是集中在几个“档位”上。这些档位有一个规律：相邻档位之间的比例大约是1.5倍。比如1.0、1.5、2.2、3.3、4.7、6.8，每个值大约是前一个的1.5倍。再往上就是10、15、22、33、47、68，然后是100、150、220、330、470、680，以此类推。

这个规律的好处是：你只需要记住六个基础数字，就能推导出所有常用容值。这六个数字是：1、1.5、2.2、3.3、4.7、6.8。乘以10的n次方，就得到了整个系列。

比如：

• 1pF、10pF、100pF、1nF、10nF、100nF、1μF、10μF、100μF
• 1.5pF、15pF、150pF、1.5nF、15nF、150nF、1.5μF、15μF、150μF
• 2.2pF、22pF、220pF、2.2nF、22nF、220nF、2.2μF、22μF、220μF
• 3.3pF、33pF、330pF、3.3nF、33nF、330nF、3.3μF、33μF、330μF
• 4.7pF、47pF、470pF、4.7nF、47nF、470nF、4.7μF、47μF、470μF
• 6.8pF、68pF、680pF、6.8nF、68nF、680nF、6.8μF、68μF、680μF

这基本上就是电容容值的全部常用档位了。你可能会问：那1.2、1.8、2.7、3.9、5.6、8.2呢？这些在电阻里很常见，但在电容里，尤其是大容值段，并不主流。小容值段（pF级别）偶尔会用到，但也不如上面六个数字常见。

实操心得：我在画原理图的时候，如果需要一个非标容值，比如1.3μF，我会先想想能不能用1.5μF代替，或者用两个电容并联/串联凑出来。大多数情况下，1.5μF完全够用，没必要为了精确的1.3μF去选一个冷门料号。

3.2 不同封装的容值上限是怎么来的

前面表格里列了每个封装的容值范围，但你可能想知道这个范围是怎么确定的。这里我拿0402和0603举例，把背后的计算逻辑讲清楚。

MLCC的容值公式是C = ε₀εᵣA/d。对于0402封装，标准尺寸是1.0mm × 0.5mm，电极面积A大约是0.8mm × 0.3mm = 0.24mm²。X7R介质的εᵣ大约是2000-3000，取2500。介质厚度d取决于耐压，16V耐压下d大约是5μm。代入公式：

C = 8.85×10⁻¹² × 2500 × 0.24×10⁻⁶ / 5×10⁻⁶ ≈ 1.06×10⁻⁹ F ≈ 1nF

但这是单层的容值。MLCC是多层叠印，实际层数可以达到100层以上。所以0402 X7R 16V的理论最大容值大约是100nF左右。实际产品中，厂家通过优化工艺，可以做到100nF甚至220nF，但再往上就非常困难了。

0603封装尺寸是1.6mm × 0.8mm，电极面积大约是1.4mm × 0.6mm = 0.84mm²，是0402的3.5倍。同样条件下，单层容值就是3.5nF，100层就是350nF。但0603的介质可以做得更薄，层数可以更多，所以实际可以做到1μF甚至2.2μF。

这个计算过程告诉你一个关键信息：容值上限是由封装尺寸、介质材料和耐压共同决定的。如果你需要一个1μF的电容，但空间只允许0402，那你就只能选X5R介质、6.3V耐压，而且容值偏差会很大。如果你能接受0603，那选择就多得多。

3.3 介质代码怎么读：C0G、X7R、X5R、Y5V

电容的介质代码看起来像乱码，其实是有规律的。以X7R为例：

• 第一个字母X：表示最低工作温度是-55°C
• 第二个数字7：表示最高工作温度是+125°C
• 第三个字母R：表示容值随温度的变化范围是±15%

同理：

• C0G：-55°C到+125°C，容值变化±30ppm/°C，几乎不随温度变化
• X5R：-55°C到+85°C，容值变化±15%
• Y5V：-30°C到+85°C，容值变化+22%/-82%

Y5V那个-82%非常吓人，意味着在温度极限下，容值可能只有标称值的18%。所以Y5V电容只能用在那些对容值精度完全没有要求的场合，比如电源的输入滤波，而且还要留足余量。

注意：X7R和X5R的容值变化是相对于25°C的。也就是说，在-55°C和+125°C时，容值可能偏离标称值±15%。如果你做的是一个精密定时电路，这个变化可能无法接受，那就必须用C0G。

还有一个更隐蔽的问题：直流偏压效应。X7R和X5R电容在施加直流电压后，实际容值会下降。比如一个0805 X7R 25V 10μF的电容，在施加25V直流电压时，实际容值可能只有6μF甚至更低。这个效应在电源滤波电路里非常致命，因为你的10μF可能实际上只有5μF。

我一般会在选型时留出至少50%的余量。比如需要10μF，我会选22μF的，这样即使有直流偏压效应，实际容值也能满足要求。

3.4 耐压怎么选：不是越高越好

耐压的选择有一个基本原则：工作电压不超过额定耐压的50%。比如你的电路工作电压是5V，那至少选10V耐压的电容；如果是12V，至少选25V；如果是24V，至少选50V。

为什么是50%？因为MLCC的容值会随直流偏压下降，而且下降幅度与电压接近耐压的程度有关。如果你用一个16V的电容去滤12V的电源，实际容值可能只有标称值的30%-40%。而如果你用25V的电容，同样12V电压下，容值可能还有70%-80%。

但耐压也不是越高越好。高耐压意味着介质更厚，同样封装下容值就更小。比如0603封装，16V耐压可以做到1μF，但50V耐压可能只能做到100nF。所以耐压和容值是一对矛盾，需要根据实际需求权衡。

我的经验是：对于电源滤波，耐压选工作电压的2倍；对于信号耦合，耐压选工作电压的1.5倍就够了；对于高频匹配，耐压通常不是问题，因为信号幅度很小。

4. 实操过程与核心环节实现

4.1 从需求到选型：一个完整的电容选型案例

光讲理论不够直观，我拿一个实际案例来演示整个选型过程。

假设我要设计一个STM32最小系统板，需要以下几类电容：

1. 每个电源引脚的去耦电容
2. 晶振的负载电容
3. 复位电路的滤波电容
4. 电源输入的滤波电容

第一步：确定容值需求

STM32的每个VDD引脚需要100nF去耦电容，这是标准做法。晶振是8MHz无源晶振，负载电容需要根据晶振规格书确定，假设是12pF。复位电路需要一个100nF电容。电源输入需要10μF和100nF并联。

第二步：确定封装

最小系统板空间有限，我优先选0402和0603。100nF去耦电容用0402，节省空间。12pF晶振负载电容用0402 C0G，因为晶振对容值精度要求高。10μF电源滤波用0805，因为0402和0603的10μF耐压太低。

第三步：确定介质和耐压

100nF去耦电容：0402 X7R 16V，这是最标准的组合，价格便宜，库存充足。 12pF晶振负载电容：0402 C0G 50V，C0G保证温度稳定性，50V耐压绰绰有余。 10μF电源滤波：0805 X5R 6.3V，因为电源是3.3V，6.3V耐压足够，X5R容值大。

第四步：查表确认

对照前面的容值表：

• 0402 X7R 100nF 16V：主流组合，价格约0.01元/颗
• 0402 C0G 12pF 50V：主流组合，价格约0.02元/颗
• 0805 X5R 10μF 6.3V：主流组合，价格约0.05元/颗

全部都是主流料号，交期短，价格低。

第五步：留余量

10μF电容在3.3V工作电压下，直流偏压效应会导致容值下降。我查了一下厂家数据，0805 X5R 6.3V 10μF在3.3V偏压下，实际容值大约是7μF。这已经足够了，因为电源滤波不需要精确的10μF。如果我觉得不够，可以换成0805 X5R 6.3V 22μF，价格只贵一点点。

4.2 用LTSpice验证电容选型是否合理

选完电容之后，我习惯用LTSpice跑一下仿真，确认容值是否合理。这里以电源滤波为例。

在LTSpice里，你可以用一个电压源模拟电源，串联一个电阻模拟电源内阻，然后并联电容，观察输出电压的纹波。电容模型可以用理想电容，也可以加上ESR（等效串联电阻）和ESL（等效串联电感）。

* 电源滤波仿真 V1 IN 0 DC 5 AC 1 R1 IN OUT 0.1 C1 OUT 0 10u ESR=0.01 ESL=1n R2 OUT 0 10 .tran 0 10m .ac dec 100 1 100Meg .end

这个仿真可以告诉你两个信息：一是时域上的纹波大小，二是频域上的阻抗特性。如果你发现高频段阻抗不够低，那就需要并联一个小容值的电容，比如100nF，来降低高频阻抗。

实操心得：LTSpice里电容的ESR和ESL参数需要手动设置。ESR可以从厂家数据手册里查到，通常是几毫欧到几十毫欧。ESL大约是1nH左右。如果你不设置这些参数，仿真结果会过于理想，和实际差距很大。

4.3 用万用表测量电容的注意事项

选完电容，焊到板子上，下一步就是验证。用万用表测电容是最直接的方法，但有几个坑要注意。

第一，万用表的电容档原理是充放电法。它给电容施加一个已知电流，测量电压上升到某个阈值所需的时间，然后计算容值。这个方法对纯电容有效，但如果电容并联了其他元件，测量结果就不准了。

第二，在板测量几乎不可能准确。因为板子上电容通常和其他元件并联，万用表测到的是整个网络的等效电容。如果你想准确测量，必须把电容拆下来，或者至少断开一端。

第三，小容值电容很难测准。万用表的电容档通常最小量程是1nF或10nF，再小的容值就测不准了。而且表笔的寄生电容就有几十pF，会严重影响测量结果。如果你要测pF级别的电容，需要用LCR表或者专用电容表。

第四，电解电容和陶瓷电容的测量方法不同。电解电容有极性，接反了会损坏。陶瓷电容无极性，但大容值的陶瓷电容（比如10μF以上）用万用表测的时候，充电时间较长，需要等待读数稳定。

我一般用万用表做定性判断：如果容值在标称值的±20%以内，就认为正常；如果偏差超过50%，或者读数为零/无穷大，那就说明电容有问题。

4.4 电容失效的常见模式与排查方法

电容失效是硬件调试中最常见的问题之一。我总结了几种典型失效模式：

排查电容失效，我的步骤是：先目视检查有没有裂纹、变色、鼓包；然后用万用表测电阻，判断是否短路；再测容值，判断是否开路或漂移；最后用示波器看纹波，判断ESR是否增大。

注意：MLCC的裂纹很多时候肉眼看不见，但用显微镜或者放大镜可以看到。裂纹通常发生在焊点附近，因为焊接时的热应力会导致陶瓷体开裂。如果你怀疑是裂纹导致的问题，可以把电容拆下来，在显微镜下观察。

5. 常见问题与排查技巧实录

5.1 电容串联分压不均衡怎么办

有时候你需要提高耐压，但手头没有高耐压的电容，就会想到串联。但串联有一个坑：分压不均衡。

理想情况下，两个相同容值的电容串联，每个承受一半的电压。但实际上，电容的容值有偏差，漏电流也不同，导致分压不均衡。如果其中一个电容承受了超过额定耐压的电压，就会击穿，然后另一个电容承受全部电压，也跟着击穿。

解决方法有两个：一是并联均压电阻，每个电容并联一个阻值相同的电阻，强制分压均衡；二是选用容值偏差小的电容，比如C0G介质，容值偏差只有±5%，分压不均衡的程度会小很多。

均压电阻的阻值怎么选？一般选100kΩ到1MΩ之间。阻值太小会增加功耗，阻值太大均压效果不好。我通常选470kΩ，对于大多数应用来说够用了。

5.2 自举电容和消隐电容怎么选

自举电容（Bootstrap Capacitor）和消隐电容（Desat Blanking Capacitor）是开关电源和电机驱动里的常见电路。这两个电容的选型逻辑和普通滤波电容不太一样。

自举电容的作用是在高侧开关导通时，为栅极驱动提供高于电源电压的电压。它的容值决定了驱动能力，太小会导致驱动不足，太大会导致充电时间过长。一般选100nF到1μF之间，介质选X7R，耐压选25V以上。

消隐电容的作用是在开关管导通瞬间，屏蔽集电极电压的尖峰，防止误触发过流保护。它的容值决定了消隐时间，一般选100pF到1nF之间。介质选C0G，因为需要稳定的定时特性。

这两个电容的选型都需要结合具体的驱动芯片和开关管参数来计算，不能随便拍脑袋。我一般会参考驱动芯片的数据手册，里面通常有推荐值。

5.3 PCB上与金属壳体之间加电容到底有没有用

这个问题在EMC整改的时候经常遇到。有人在PCB的地和金属壳体之间加一个大电容，希望能改善EMC。但实际效果往往不理想。

原因在于：金属壳体本身就是一个大天线。如果你在PCB地和壳体之间加电容，相当于给共模噪声提供了一条低阻抗路径，噪声会通过电容耦合到壳体上，然后辐射出去。如果壳体是接地的，那噪声就流入大地，问题不大；但如果壳体是浮空的，那噪声就会在壳体上积累，反而加剧辐射。

正确的做法是：如果壳体是金属的，应该直接与PCB地低阻抗连接，比如用多个螺钉和弹片，而不是通过电容。如果壳体必须浮空，那就不应该加电容，而是应该通过其他方式抑制共模噪声，比如共模扼流圈。

我试过在壳体浮空的情况下加电容，结果辐射反而变差了。后来把电容去掉，改用屏蔽罩直接接地，问题就解决了。

5.4 USB的D+和D-最大可以加多大电容

USB 2.0的D+和D-是高速差分信号，速率480Mbps。在这个速率下，信号的上升沿非常陡，任何额外的电容都会导致信号边沿变缓，影响信号完整性。

USB 2.0规范规定，D+和D-的对地电容不能超过3.3pF。这个电容包括PCB走线电容、连接器电容和ESD保护器件的电容。如果你在D+和D-上加了额外的滤波电容，很容易超过这个限制，导致眼图闭合，通信失败。

我见过有人在D+和D-上加了10pF的电容，结果USB设备根本无法识别。后来把电容去掉，问题就解决了。如果你确实需要ESD保护，应该选低电容的ESD器件，比如0.5pF以下的。

5.5 前馈电容和缝合电容怎么用

前馈电容（Feedforward Capacitor）通常用在开关电源的反馈分压电阻上，与上分压电阻并联。它的作用是引入一个零点，提高系统的相位裕度，改善动态响应。容值一般选10pF到100pF，具体值需要根据电源的环路特性来调整。

缝合电容（Stitching Capacitor）用在PCB的电源平面和地平面之间，作用是提供高频回流路径，减小电源噪声。容值一般选100nF，每隔一定距离放一个。缝合电容的布局很关键，必须尽量靠近需要去耦的芯片，而且回路面积要小。

这两个电容的选型都不复杂，但布局和布线很讲究。前馈电容必须紧靠反馈电阻，走线要短；缝合电容必须紧靠芯片的电源引脚，过孔要短。

5.6 超级电容和普通电容有什么区别

超级电容（Supercapacitor）的容值通常在法拉级别，比普通电容大好几个数量级。它的原理不是陶瓷叠层，而是双电层效应，利用电极和电解液界面的电荷分离来储能。

超级电容的优点是容值大、充放电循环寿命长；缺点是耐压很低（通常2.7V或5.5V）、ESR较高、漏电流较大。它主要用于储能和备用电源，比如SSD的PLP（Power Loss Protection）电路，在断电时提供几毫秒的电力，让SSD把缓存数据写入闪存。

普通电容和超级电容不能互换。普通电容用于滤波、去耦、定时；超级电容用于储能、备用电源。选型的时候一定要看清楚应用场景。

6. 我的个人经验与最后分享

整理这份容值表花了我不少时间，但我觉得很值。因为每次画图的时候，我不用再翻厂家选型手册，不用再问采购有没有库存，直接对着表选就行。选完之后，再确认一下价格和交期，基本上一次过。

最后分享几个我踩过的坑：

第一个坑：迷信“精确容值”。刚入行的时候，我总觉得容值越精确越好，选了个1.3μF的电容，结果采购说这个料号要等8周。后来我改用1.5μF，性能完全一样，交期只要1周。电容的容值偏差通常有±10%甚至±20%，你选1.3μF和1.5μF，在实际电路里可能没有任何区别。

第二个坑：忽略直流偏压效应。我做过一个电源电路，选了0805 X5R 6.3V 10μF的电容，理论上够用了。但实际测试发现纹波很大，后来查了数据手册，发现10μF在3.3V偏压下只有5μF左右。换成22μF之后，问题解决。

第三个坑：在高速信号上加滤波电容。我见过有人在USB D+和D-上加电容，结果通信失败。高速信号对电容非常敏感，加电容之前一定要算一下对信号完整性的影响。

第四个坑：忽略电容的ESR和ESL。电容不是理想元件，ESR和ESL会影响高频性能。如果你做的是高频电路，一定要选低ESR的电容，比如聚合物电容或者MLCC。

这份容值表后续还可以扩展，比如加入钽电容、电解电容、薄膜电容的容值系列，或者加入不同厂家的料号对照。如果你有更好的整理方法，欢迎交流。