企业官网建设流程全解析

简介：这是一份围绕2015年全国大学生电子设计竞赛D题“增益可控射频放大器”整理的完整资料包，面向电子竞赛选手、射频通信方向学生及硬件工程师，可支撑射频增益控制电路设计、高频PCB布局学习与调试排障。压缩包共70个文件，大小约16.27MB，主要包含PDF设计方案、CAJ论文文献、C语言源码、CCS工程文件、SchDoc/PcbDoc原理图和PCB文件等，内容覆盖增益控制、低噪声放大与高频传输线设计等关键技术点，并含一等奖参考方案与VCA810、AD603等关键器件数据手册。已有287人学习下载，目录按赛题年份分类，还附带13年射频宽带放大器简版，便于对比不同年份赛题的实现思路。整体价值在于能帮助读者从原理图设计、仿真验证到软件控制完成全流程梳理，尤其适合备战国赛或入门射频放大电路设计的学习者。

1. 15年国赛增益可控射频放大器：先从题目里拆出三个关键词

2015 年全国大学生电子设计竞赛的“增益可控射频放大器”放在今天看仍然很能打：它不考复杂算法，也不考大功率，却把“增益放大器”“可控增益”“射频 PCB”“高频放大 PCB”这几个高频词全揉进一套 50 欧姆系统里。多数人第一步就把题目理解窄了，以为芯片选好、电路接对就能拿分；实际上，裁判手里那台网络分析仪测出来的增益曲线、带内平坦度和自激情况，才是拉开分数层次的地方。这篇文章不基于某个参赛队的原始报告，而是以这类题目最常用的工程路径为例，把 VGA 增益控制、射频 PCB 布局和调试排错完整讲一遍，适合正在备赛的学生，以及需要搭 100 MHz 上下增益可调链路的工程师参考。

2. 增益控制方案选型：VGA 芯片还是数字衰减器加固定增益放大器

2.1 先把 50 欧姆系统搭起来

射频放大器的所有指标都建立在匹配良好的 50 欧姆链路上，信号源、传输线、滤波器和负载都按 50 欧姆特性阻抗设计。这里有两个概念需要先立住：一是“增益放大器”本身要明确带宽预期，2015 年这道题的频率上限大致在百 MHz 量级，但实际调试时你很可能从 10 MHz 一直扫到 200 MHz，观察增益随频率下降的拐点；二是“可控增益”通常要求十几到几十 dB 的调节范围、约 1 dB 的步进或与之相当的模拟连续调节能力，这两点基本决定了信号链的架构。

常见信号链有两种。第一种是“固定增益放大器 + 数字步进衰减器”：前级低噪声放大器提供固定增益，中间的数字衰减器负责调整整机增益，末级放大器把信号推到负载所需电平。数字衰减器有六位二进制控制位时，步进可到 0.5 dB，衰减范围 31.5 dB，配上 20 dB 左右的固定放大级就是 0 到 40 dB 的整机增益。第二种是直接用 VGA 芯片，靠控制电压连续改变增益，链路简短，方便做 AGC，但增益精度依赖控制电压的准确度和温度稳定性。

两种方案并不冲突。备赛时最常用的做法是前级放大量固定，中后级用 VGA 或衰减器统一调增益，最后一级负责功率输出。这样信号链分工清楚，出问题时也能逐级定位。开题之前先画信号链，再定芯片，这个顺序不要反。

2.2 AD8367 做连续增益控制：控制电压、增益范围与匹配

VGA 芯片里 AD8367 是这类题目里出镜率很高的一颗，数据手册给出的增益范围大约是 -2.5 dB 到 42.5 dB，控制电压范围 0 到 1 V，增益斜率约为 42.5 dB/V。它的输入输出并不是直接 50 欧姆，而是高输入阻抗、低输出阻抗，需要在外部补匹配。常见做法是在 INHI 与 INLO 端并联电阻，或者在输入端串联电阻再并一个 51 欧姆电阻到地，把输入阻抗凑到 50 欧姆；输出端则串一个小电阻再接 50 欧姆链路。控制引脚对地放一个 0.1 uF 电容滤掉低频噪声，控制电压由 DAC 给出时还要加一级 RC 滤波，否则增益会在某个电平附近来回跳。

用单片机 DAC 控制增益时，伪代码如下：

// 用 STM32 的 DAC 控制 AD8367 增益的初始化片段 void ad8367_gain_write(uint16_t dac_value) { // dac_value: 0~1240，对应 0~1.0V // AD8367 控制电压最高 1V，超过后有增益饱和区，尽量避开 DAC_SetChannel1Data(DAC_ALIGN_12B_R, dac_value); // 等待 RC 滤波建立，时间常数约 10us delay_us(20); }

这段代码的逻辑是：把 DAC 的 12 位输出限制在 0 到 1240，对应 0 到 1.0 V 的控制电压区间，避免进入增益饱和区；增益和控制电压近似线性，但不同批次芯片有离散差，备赛时至少要做 5 个点以上的实测标定。还有一点容易忽略：AD8367 的增益斜率方向取决于高增益和低增益两个引脚的接法，控制电压升高时增益到底是变大还是变小，先看清数据手册里的接法再写控制代码。

2.3 HMC472 数字衰减器：步进精确，控制逻辑要稳

另一条路是高线性度数字衰减器加固定增益放大器。HMC472ALP4E 是六位数字衰减器，0.5 dB 步进、最大衰减 31.5 dB，自身插损约 1.5 dB，工作频率从 0.1 GHz 起，覆盖这道题的需求。控制脚支持并行和串行两种模式，串行模式用片选、时钟、数据三根线，控制电平兼容 3.3 V。信号链通常把衰减器放在两级放大器之间：前级提供 15 到 20 dB 固定增益，衰减器负责整机增益，末级再补一级放大或缓冲。

# 用 GPIO 模拟 SPI 驱动 HMC472 的 bash 伪代码，硬件级控制逻辑一致 gpio -g mode 22 out # SEL 片选 gpio -g mode 23 out # CLK 时钟 gpio -g mode 24 out # DATA 数据 gpio -g write 22 1 # 片选置高，准备写 # 串行时序：先发数据位，再给时钟上升沿锁存 # 具体位序以手册为准，常见是低位先发 for value in 0 16 32 63; do # 每次传入衰减值，0对应0dB，63对应31.5dB gpio -g write 24 $value gpio -g write 23 1 sleep 0.001 gpio -g write 23 0 done

数字衰减器的衰减精度出厂已经校准，用起来省心；踩坑集中在控制时序和上电状态上。单片机刚上电时 GPIO 电平不确定，衰减器可能停在任何衰减值上，系统一上电输出就异常，所以要在硬件上加默认下拉，或者上电后立刻写一次确定衰减值。

提示：HMC472 这类数字衰减器写入后内部开关需要几个微秒稳定，不能连续快速刷新，否则输出幅度会抖动。

2.4 从题目打分点反推：步进优先还是连续可调优先

评分点通常落在最大增益、增益控制范围、控制步进、工作频率、阻抗匹配度和稳定性这几项。数字衰减器方案在步进精度上占优，0.5 dB 步进配合 31.5 dB 范围，通常正好覆盖题目要求的可调范围，而且重复性好。VGA 方案的优势是链路短、控制连续、容易做 AGC，但需要单独标定控制电压和增益的对应关系，温度变化后曲线还会漂移。

如果题目对增益步进有明确档位要求，我一般直接选数字衰减器；如果要求自动增益控制或连续增益调节，VGA 更合适。混合方案留给追求极致指标的队伍，但调试工作量会成倍上升，备赛时间不足时不建议碰。

3. 射频 PCB 设计：高频放大前提下的布局与阻抗控制

3.1 先算 50 欧姆微带线：板材、叠层和线宽

高频放大 PCB 和普通模拟板最大的不同，是先定阻抗再看连线。100 MHz 频段波长有三米，很多人以为导线不长就没问题，实际上走线宽度、参考平面和过孔会以反射和寄生电容的形式影响增益平坦度。最常见做法是直接用四层板，第二层铺完整地平面，顶层走射频信号线，这样微带线的阻抗由线宽、介质厚度和介电常数决定。

以常见 FR-4 板材、介电常数 4.5、介质厚度 1.6 mm 为例，表层 50 欧姆微带线宽约 3.0 mm；如果板厚换成 1.0 mm，线宽大约降到 1.9 mm。板厂加工阻抗误差通常在 10% 以内，打样时为稳妥起见可以让板厂附带阻抗测试条，并把射频走线按 50 欧姆规格标明。用脚本可以快速估算初始线宽：

# 用近似公式估算 FR-4 表层微带线宽，单位 mm import math def microstrip_width(Z0, H, Er): # 目标阻抗 Z0 欧姆，介质厚度 H mm，相对介电常数 Er A = Z0 / 60 * math.sqrt((Er + 1) / 2) + \ (Er - 1) / (Er + 1) * (0.23 + 0.11 / Er) w_h = 8 * math.exp(A) / (math.exp(2 * A) - 2) return round(w_h * H, 2) # 1.6mm FR-4，50 欧姆 print(microstrip_width(50, 1.6, 4.5)) # 约 3.0mm # 1.0mm FR-4，50 欧姆 print(microstrip_width(50, 1.0, 4.5)) # 约 1.9mm

这个公式对宽高比小于 2 的窄走线适用，计算结果是初始布局用的参考值，最终线宽以板厂阻抗工具为准。拿到估算线宽是为了定器件间距和板子尺寸，别一上来就把射频走线画成“尽量粗的导线”。

3.2 完整地平面与过孔回流：接地的三个细节

接地是高频 PCB 的命门，但接地不是把所有地焊盘连成一片就完事。射频电流必须沿最短路径回流到源端，如果回流路径被细线拉长，就等于在电路里串了一个大电感。有三个细节必须做好：第一，表贴元件的接地焊盘直接打两个以上过孔连到第二层地平面，不要靠顶层铺铜绕一圈；第二，微带线两侧每隔 5 到 10 mm 放一排接地过孔，等于把顶层地和第二层地缝合起来；第三，不同层的走线不能跨越下层被分割的地，否则回流路径会被切断，增益会在某个频点上突然塌陷。

控制信号与射频走线要隔开。增益控制电压如果从 DAC 输出直接拉到 VGA 芯片，中间又经过了一段 2 cm 以上的走线，数字噪声很容易耦合进射频输入。处理方法是在控制线上串一个几百欧姆的电阻，并放一个 100 pF 电容到地，把控制信号的带宽压到几十 kHz 以下。对 100 MHz 增益可控放大器来说，这一步往往决定最终增益曲线噪声底。

3.3 电源去耦与屏蔽：把放大器稳定在百 MHz 频段

电源去耦要分级，不能只靠芯片旁边一个 0.1 uF。高频放大链路每个有源器件都需要三级去耦：最靠近电源引脚放 100 pF 到 1 nF 的射频旁路电容，接着是 0.1 uF 陶瓷电容，稍远处再放 10 uF 钽电容，按频率从高到低排列成一条低阻抗路径。高频电子线路课程里常提的“电源旁路要靠近引脚”，在 100 MHz 以上就是硬要求，因为引线电感会低频段筑起一道墙。

增益做到 40 dB 以上时，射频信号可能从电源线泄漏出去又绕回输入端形成自激。如果布局已经合理但问题仍在，就要考虑屏蔽罩。屏蔽罩不是把金属盖扣上去就行，必须保证盖子与地平面有良好接触，开散热孔时孔径要远小于工作频段波长。100 MHz 波长三米，普通小孔泄漏不大，真正的问题是盖上盖子后微带线周围环境改变，导致增益轻微偏移。调增益指标时把屏蔽罩盖好、用铜胶带封边，测出来的才是真实结果。

4. 从 S 参数到整机调试：增益控制与自激的排查路径

4.1 用网络分析仪或信号源加示波器测整机增益

有矢量网络分析仪时直接测 S21 最快：把放大器输入接到 VNA 端口 1，输出接端口 2，校准后直接看增益频率曲线。没有 VNA 就用信号源加示波器：信号源输出一个 -20 dBm 左右的正弦波，经过放大器后接 50 欧姆负载，再用示波器读输出电压峰峰值换算成功率，也能得到足够精确的增益数据。

测试输入功率要选对。太小则信噪比差，增益曲线不平整；太大会让放大器进入压缩区，增益读数偏低。正确做法是从 -30 dBm 起步，逐步加大信号源输出，直到测得增益刚好不再增加的那个点，再回退 10 dB 作为正式测试条件。竞赛环境里如果只带示波器和信号源，这个步骤能保证数据可重复。

4.2 标定增益控制曲线：控制值到实际 dB 的映射

VGA 或数字衰减器方案都要标定“控制电压/控制码→实际增益”的曲线。这一步不是看一两个点就完事，而是要把整个控制范围分成 10 到 20 个点，逐点记录输入输出功率，再存成标定表放进单片机 EEPROM 或 Flash。实际使用时先查表，再做一次线性插值，能把步进误差控制在 0.5 dB 以内。

标定步骤按下面顺序做：

1. 固定输入功率，例如 -20 dBm，保证放大器工作在线性区；
2. 控制码从 0 到最大值，按最小步进取 10 到 20 个点；
3. 每个点读两次输出功率取平均，消除读数抖动；
4. 把结果转成反查表，控制目标增益时反查控制码并插值。

这套数据不仅用于校正增益，还能帮你发现硬件问题。如果某一段控制范围内增益变化明显偏离线性，通常是控制电压纹波过大或衰减器没锁存成功，优先查电源滤波和时序。

4.3 自激与增益滚降的区分：看振荡频率再动手

自激的特征是输入端只接 50 欧姆负载时，输出端仍有明显的固定频率信号。100 MHz 附近的自激多半由电源耦合、地阻抗过高或输出到输入的空间耦合引起。排查顺序是：先看频谱仪或示波器 FFT 上振荡频点在哪，如果是几十 MHz 的低频振荡，先查电源去耦；如果是工作频率附近的振荡，重点查空间耦合和地平面。

输入功率压缩和增益滚降也要分开判断。信号源输出增加 1 dB，放大器输出只增加 0.6 dB，这是压缩；如果增益随频率升高连续下降，那是带宽不够，和信号电平无关。两个现象特别容易混，调试时必须交替改变频率和电平，才能定位根因。每个放大级之间留出测试点，比如 SMA 接头或 0 欧电阻焊盘，方便逐级断开查故障。

4.4 数字衰减器写入时序：稳定锁存才算数

数字衰减器控制逻辑本身不复杂，但写入时序有讲究。以 HMC472 的串行写入为例，每写一位要先稳定数据线，再给时钟上升沿，最后片选变化完成锁存。

// HMC472 串行写入衰减值，atten 单位为 0.5dB，0~63 void hmc472_set_atten(uint8_t atten) { uint8_t i; CS_LOW(); for (i = 0; i < 6; i++) { // 低位先发，位序以手册为准 if (atten & (1 << i)) DATA_HIGH(); else DATA_LOW(); CLK_HIGH(); delay_us(1); // 数据建立时间 CLK_LOW(); } CS_HIGH(); // 片选上升沿锁存 delay_us(10); // 等待内部开关稳定 }

这段代码里最关键的是锁存后的延时，数字衰减器内部是开关阵列，锁存后需要几微秒到十几微秒达到最终衰减值。如果写完之后立刻去采样输出功率，读到的可能是中间态。还要注意，衰减值可以随时改写，但不要在信号路径有大信号通过时频繁切换，瞬时毛刺会直接体现在输出包络上。

5. 让 100 MHz 频带内增益更平：校准表、温度补偿与实测收尾

5.1 分段校准增益平坦度

高增益放大器做完之后，下一步永远不是继续加放大级，而是压掉频带内波动。带内波动通常来自三处：芯片自身增益随频率滚降、微带线阻抗不连续造成的反射、各级滤波器的插损差异。最常见的工程做法是“分段校准加补偿表”，把 10 MHz 到 200 MHz 按每 10 MHz 分成一段，逐段测出增益偏差，再把偏差表写进 MCU。实际使用时根据输入频率查表修正，平坦度可以从 ±2 dB 压到 ±0.5 dB 以内。

5.2 温度补偿表与现场复测记录

温度补偿不能靠估算，要实测。把整机放入恒温箱，或用电吹风均匀加热，分别在 25 度、50 度、70 度下测增益控制曲线，做成“频率、温度、补偿值”的二维表。比赛现场设备连续工作一个小时以上，板温到 50 到 60 度很正常，VGA 方案不补偿时增益可能漂移 2 到 3 dB。数字衰减器方案温漂相对小，但前级固定增益放大器的温漂依然会传递到整机。

最后收尾时有一个实用动作：信号源输出功率设为题目规定上限再回退 10 dB，分别测最大增益、最小增益和中间三档，同时记录直流电源电流。如果电流比理论值明显偏大，说明有轻微自激或偏置点不对，这时再切到频谱仪看有没有不该出现的杂散信号。把“控制值、频率、输入功率、输出功率、电源电流”五个量记成一张表，现场复测时对照表格逐项核对，增益可控射频放大器的指标就能稳定复现。

本文还有配套的精品资源，点击获取