一、verilog design模型二、c/c++ design模型三、阻塞模型和非阻塞模型四、tempalte和parametervivado hls的template模板的参数,类似verilog的parameter参数!图中调用shift_reg设置不同的ID其目的是让两次函数调用不共用static的变量!五、带使能的shift模块