企业官网建设流程全解析

方波这东西，乍一听谁都会画：两条水平线加两条竖线，完事。但真到了要把它做出来、测出来、用到系统里的时候，麻烦才开始冒头——示波器上那条边沿为什么是圆角的？占空比为什么总差那么一两个点？明明电路算出来是 1 kHz，实测怎么跑到 1.08 kHz 去了？这些问题的答案，其实横跨了两个世界：一边是数学里那个由无穷多项正弦叠加出来的理想方波，另一边是电路板上由晶体管、电容和走线实实在在拼出来的方波。这篇内容就想把这两端连起来讲清楚，从方波的数学表达一路捋到方波的电路实现，中间夹着参数计算、器件选型、实测记录和踩过的坑。适合刚接触信号链的硬件新人，也适合做嵌入式、需要自己产生方波或者判断方波质量的软件工程师——读完你至少能自己算出一套 RC 参数，并且在示波器上看到问题时知道该往哪个方向查。

1. 方波的数学画像：先搞清楚你要的到底是哪一种

1.1 理想方波与工程方波之间差了哪些参数

数学意义上的方波是个极限概念：电平在某一瞬间从低跳到高，保持一段时间，再瞬间跳回去，上升和下降时间都等于零。这种信号在时域上不可导，在频域上能量分布在无穷多次谐波上，物理世界根本造不出来。工程上说的方波，本质是一个带限的、有边沿的矩形波，它由一组参数共同定义，少了任何一个都没法描述清楚。

我习惯把方波的参数分成三类来看。第一类是周期类参数：频率 f、周期 T、占空比 D，这三个决定了波形的“骨架”。第二类是电平类参数：高电平 VOH、低电平 VOL、幅度、直流偏置、逻辑阈值，这决定了波形能不能被后级正确识别。第三类是边沿类参数：上升时间 tr、下降时间 tf、过冲、振铃、抖动，这一类最容易被忽略，却恰恰是实际调试中最常出问题的地方。

举个具体的例子：一个标称 3.3 V、1 kHz、50% 占空比的方波，如果上升时间是 200 ns，那么它和“理想方波”的差距大概是这样的——理想方波的能量在 1 kHz 的奇次谐波上一直延伸到无穷远，而这个实际波形在 1.75 MHz 以上基本就没能量了。这个差别在做 EMC 预测试、做时钟源、做驱动容性负载的时候，会产生完全不同的结果。所以每次有人问我“方波好不好”，我的第一反应都是反问：你说的是哪个参数？

提示：写需求文档或者给下游交付波形时，光写“1 kHz 方波”是不够的，至少要补上幅度、占空比容差和上升时间上限，否则验收的时候必有扯皮。

1.2 占空比、直流分量与均方根值之间的关系

占空比这个概念看着简单，但它牵扯到直流分量和有效值，而这两个量在很多场景里才是真正起作用的。一个幅度为 A、低电平为 0、占空比为 D 的单极性方波，它的平均值是 A×D，均方根值是 A×√D。这两个公式看起来平平无奇，实际用起来非常要命。

比如你要用方波驱动一个 LED 做调光，人眼感受到的亮度大致对应平均值，所以 D 从 10% 调到 90%，亮度变化接近线性。但如果你用方波给一个电阻丝加热，发热功率对应的是均方根值的平方，也就是 A²×D，同样是线性的，可是绝对数值完全不同。再比如你做电容充电，方波的平均值决定稳态电压，而均方根值决定电容的发热。同一个波形，三种用法，三种算法。

如果是双极性方波，也就是高电平 +A、低电平 −A，那平均值是 A(2D−1)，D=50% 时平均值正好是零，没有直流分量。这一点在变压器耦合、交流耦合的场合特别重要——很多电路要求信号“无直流”，本质就是在要求占空比严格等于 50%。我见过太多案例，信号经过一级交流耦合之后基线漂移，追到最后发现是前级方波占空比偏了 3%，隔直电容被持续充放电，基线就慢慢跑偏了。

1.3 为什么“方波”这个词在不同行业指的东西不一样

这一点值得单独拎出来说，因为跨专业沟通的时候特别容易翻车。在数字电路里，方波通常指时钟信号，关注的是频率精度、抖动、占空比，边沿快慢反而是次要的，因为后级是触发器，只要满足建立保持时间就行。在电源领域，方波指的是开关节点波形，关注的是上升下降沿的斜率、过冲、振铃，因为它直接关系到 EMI 和开关损耗。在音频和测量领域，方波被当作测试信号，关注的是它的频谱宽度，用来测系统的频率响应和瞬态响应。

所以当一位做电源的工程师和一位做音频的工程师讨论“这个方波不太好”时，他们说的很可能完全不是同一件事。前者嫌边沿太慢导致开关损耗大，后者嫌边沿太快导致高频谐波太多、听感发刺。搞清楚自己所在场景到底关心哪些参数，比笼统地追求“波形好看”有意义得多。

2. 傅里叶级数：把方波拆成你能看懂的样子

2.1 奇次谐波叠加的直观理解

方波的傅里叶级数展开是信号与系统里最经典的结论之一。对于幅度为 A、周期为 T、占空比 50%、以零为中心的双极性方波，展开式是：

f(t) = (4A/π) × [sin(ωt) + sin(3ωt)/3 + sin(5ωt)/5 + sin(7ωt)/7 + …]

注意几个关键点：只有奇次谐波，没有偶次谐波；第 n 次谐波的幅度是基波的 1/n；所有正弦项的初相位都是零。这三点合起来，就解释了方波为什么长那个样子。

为什么没有偶次谐波？因为 50% 占空比的方波满足半波对称性，也就是 f(t) = −f(t + T/2)，任何偶次谐波都不满足这个性质，自然被消掉了。这个结论有个非常实用的推论：如果你的方波频谱里出现了明显的二次谐波，那几乎可以断定占空比不是 50%。我在排查时钟电路的时候经常用这招，用频谱仪看一眼二次谐波比基波低多少 dB，就能反推占空比偏差大概是多少。

那 1/n 的幅度衰减意味着什么？意味着能量主要集中在低频。基波占了总能量的大约 81%，前三次谐波加起来超过 90%，前五次超过 95%。这也是为什么很多场合用“前五次谐波”来近似方波，看起来已经像模像样了。但要注意，这只是能量意义上的近似，边沿的陡峭程度是由高次谐波决定的，砍掉高次谐波，能量损失不大，边沿却会明显变缓。

2.2 吉布斯现象：为什么叠加出来总有尖刺

如果你真的用有限项去叠加方波，会看到一个很反直觉的现象：在跳变沿附近，叠加出来的波形会超出目标幅度大约 9%，而且不管叠加多少项，这个过冲都不会消失，只是越来越靠近跳变点。这就是吉布斯现象。

这个过冲的极限值是可以算出来的，大约是阶跃幅度的 8.95%。有意思的是，它和叠加的项数无关，只和跳变本身有关。我第一次看到这个结论的时候觉得不可思议，后来用代码跑了 9 项、99 项、999 项，过冲确实一直稳定在 9% 附近，只是振荡的周期越来越短。

吉布斯现象对实际工作有两个层面的意义。第一层是数学层面的：它告诉你，用有限带宽的系统去传输一个带跳变的信号，必然产生过冲，这是原理性的，不是电路没做好。第二层是工程层面的：示波器上看到的那些过冲和振铃，有一部分是真实的电路问题（比如阻抗不匹配），但也有一部分只是带宽限制的必然结果。分清楚这两者，能省下大量瞎调元件的时间。

我一般的判断方法是：看振铃的频率和幅度。如果振铃频率接近系统的带宽极限，幅度在 10% 以内，那大概率是测量链路或者传输链路的带限效应；如果振铃频率明显低于带宽，幅度又很大，那才是真正的阻抗失配或者寄生参数问题。

2.3 用 Python 把频谱和波形跑一遍

光看公式容易飘，还是跑一遍代码来得实在。下面这段代码用前若干项奇次谐波合成方波，同时输出各次谐波的幅度，方便你直观感受衰减速度。

import numpy as np A = 1.0 # 方波幅度 f0 = 1000.0 # 基频 1 kHz fs = 1e6 # 采样率 1 MHz N = 9 # 叠加到第 9 次奇次谐波 t = np.arange(0, 3/f0, 1/fs) y = np.zeros_like(t) for n in range(1, N + 1, 2): amp = (4 * A) / (np.pi * n) y += amp * np.sin(2 * np.pi * n * f0 * t) print(f"第 {n:2d} 次谐波幅度: {amp:.4f} A, 相对基波 {20*np.log10(1/n):.2f} dB") print(f"理论峰值: {np.max(y):.4f} A, 过冲比例: {(np.max(y)-A)/A*100:.2f}%")

跑出来的结果是：基波幅度 1.2732A，三次 0.4244A（−9.54 dB），五次 0.2546A（−13.98 dB），七次 0.1819A（−16.90 dB），九次 0.1415A（−19.08 dB）。峰值大约在 1.09A 附近，过冲约 9%，和理论值吻合。

这段代码的价值不在于画图，而在于帮你建立“次数—幅度—边沿”的对应感。比如你手上有个 1 MHz 带宽的运放，要放大 1 kHz 方波，能通过的谐波次数大概是 1000 次，理论上边沿可以做到相当陡。但如果运放只有 100 kHz 带宽，只能通过 100 次谐波，边沿就会被明显拉缓。这个换算在做方案选型的时候非常好用。

2.4 上升时间与带宽的换算：选器件的硬指标

工程上有个非常常用的经验公式：BW ≈ 0.35 / tr，其中 tr 是 10% 到 90% 的上升时间，BW 是系统的 −3 dB 带宽。这个 0.35 来自一阶 RC 系统的阶跃响应，实际系统会有些偏差，但用来做数量级估算足够了。

反过来用更常见：你希望方波的上升时间是 50 ns，那系统带宽至少需要 0.35 / 50ns = 7 MHz。如果希望是 5 ns，那就要 70 MHz。这个公式解释了一个很多人困惑的现象：为什么一个标称 100 MHz 带宽的运放，做出来的方波边沿还不如预期？因为运放的带宽指标通常是在小信号下测的，大信号还要看压摆率。

压摆率 SR 和上升时间的关系是 tr ≈ ΔV / SR。假设你要输出 3.3 V 摆幅，运放压摆率是 10 V/µs，那上升时间至少是 0.33 µs，也就是 330 ns，远大于带宽算出来的值。这时候限制边沿的就是压摆率而不是带宽。两个约束要同时算，取更保守的那个。

注意：选比较器还是选运放来做方波，这个差别很大。比较器通常压摆率高、传输延迟小，但输入失调和迟滞特性不如精密运放；普通运放做比较器用，会出现输出摆不到轨、恢复时间长的问题。别为了省一个器件型号硬凑。

3. 从公式到电路：几种主流实现路线的取舍

3.1 迟滞比较器方案：最朴素也最可靠

用运放或者比较器搭一个迟滞比较器，输入接 RC 充放电网络，输出就是方波。这是最经典、最不依赖特殊器件的方案，也是我最推荐新手先动手做一遍的方案，因为它的每一个节点电压都能用笔算出来。

原理很直白：输出高电平时，通过反馈电阻把同相端阈值抬高；电容充电到超过上阈值，输出翻转为低；此时阈值被拉低，电容放电到低于下阈值，输出再次翻转。如此往复。关键设计点是迟滞窗口，也就是上阈值和下阈值的差值。窗口太小，噪声会让输出乱翻；窗口太大，频率稳定性受电容充放电曲线影响变大。

以一个反相迟滞结构为例，假设正反馈分压比为 β（即同相端电压等于输出乘以 β），输出高电平为 VOH、低电平为 VOL，那么两个阈值分别是 β×VOH 和 β×VOL。电容电压在这两个值之间来回摆动，充放电时间可以用 RC 充电公式解出来：

T = RC × ln[ (VOH − β·VOL) / (VOH − β·VOH) ] + RC × ln[ (β·VOH − VOL) / (β·VOL − VOL) ]

在对称输出（VOL = −VOH）的简化情况下，公式退化成非常漂亮的 T = 2RC × ln[(1+β)/(1−β)]。取 β = 1/3，ln(2) ≈ 0.693，得到 T ≈ 1.386RC，频率 f ≈ 0.72/RC。这个结论值得记下来，因为它太好用了。

β 的取值有讲究。β 越小，迟滞窗口越小，频率越高，但对噪声越敏感；β 越大，抗噪能力越强，但频率下降，而且对运放的输出摆幅线性度要求更高。实际做的时候 β 取 1/3 到 1/2 之间比较稳妥，我一般用 1/3，兼顾频率和稳定性。

单电源供电的时候还要额外处理“虚地”：把同相端的参考点抬到 VCC/2，让电容围绕中点充放电。这时候要注意分压电阻的取值，太大容易受输入偏置电流影响，太小又白白耗电。经验值是分压电流至少是运放输入偏置电流的 100 倍，同时分压电流控制在 1 mA 以内。

3.2 运放松弛振荡器：把充放电曲线吃透

严格来说，上面这个结构就叫松弛振荡器，核心就是“积分 + 迟滞”的组合。把它拆开看更清楚：一个反相积分器负责让电容电压线性（近似线性）变化，一个迟滞比较器负责在到达阈值时翻转方向。两个环节互为因果，形成自激振荡。

这个结构的好处是频率可以由 RC 精确控制，而且波形对称性取决于正负阈值的对称度，只要阈值对称，占空比天然就是 50%。坏处是频率稳定性依赖 RC 的精度和温漂，电容的容值随温度、电压、老化都会变，所以精度通常只能做到 1% 到 5% 量级。

如果你的应用需要频率可调，这个方案改起来很方便：把其中一个电阻换成电位器，频率就能连续调节。但要注意电位器的温度系数和接触噪声，调频范围大的话，频率稳定度会明显下降。我做过一个用 10 kΩ 多圈电位器调频的版本，实测频率抖动大概在 ±0.5% 左右，对于非精密场合够用了。

还有一个容易忽略的点：运放的输出摆幅不是理想的轨到轨。如果用的是老式运放，输出可能只能摆到距轨 1.5 V 的位置，这会导致 β 的实际有效值和你算的不一样，频率就偏了。所以用这个方案的时候，要么选轨到轨输出运放，要么按照实际摆幅重新算 β。

3.3 555 定时器方案：经典、便宜，但坑也不少

555 大概是电子史上最著名的芯片之一，用它做无稳态多谐振荡器几乎是入门必修。基本接法是两个电阻一个电容，频率公式是：

f = 1.44 / [(R1 + 2·R2) × C]

占空比是 (R1 + R2) / (R1 + 2·R2)。注意这个式子，占空比永远大于 50%，因为充电走 R1+R2，放电只走 R2，充电路径总是比放电路径电阻大。这一点很多新手不知道，做出来发现占空比是 55% 还以为是芯片坏了。

要得到接近 50% 的占空比，标准做法是在 R2 两端并联一个二极管（方向是放电方向），让放电绕过 R2，这样充放电都只走 R1，占空比接近 50%。但二极管有正向压降，实际占空比会略微偏离，而且温度变化时压降变化，占空比会漂。要用这个方案做精密 50%，得选低压降的肖特基，还要接受 1% 左右的偏差。

555 的另一个坑是放电管的饱和压降。内部放电三极管导通时不是理想短路，有几十毫伏到一百多毫伏的压降，当 C 比较小、R 比较小、频率比较高的时候，这个压降会导致实际频率低于计算值。我做过一个 100 kHz 的版本，用公式算出来是 100 kHz，实测只有 92 kHz，差距相当明显。解决办法是把频率降下来，或者换用 CMOS 版本的 555，它的输出摆幅和放电特性都好得多。

还有一点是电源去耦。555 在翻转瞬间会有一个不小的电流尖峰，如果电源去耦没做好，这个尖峰会在电源上产生毛刺，进而耦合到输出波形上形成抖动。标准做法是在电源脚附近放一个 100 nF 陶瓷电容，再并一个 10 µF 的钽电容或者电解电容。这一条我在很多板子上验证过，加上之后输出抖动肉眼可见地变小。

3.4 晶振与有源振荡器：要频率准就别省这点钱

前面几种方案的频率精度都在百分之一到百分之几的量级，如果你需要千分之一甚至更高的精度，那就别折腾 RC 了，直接上晶体。皮尔斯振荡器是单片机里最常见的结构，一个晶体加两个负载电容，配合芯片内部的反相放大器就能起振。

负载电容的算法是 CL = (C1 × C2) / (C1 + C2) + Cstray，其中 Cstray 是 PCB 走线和引脚带来的杂散电容，一般按 3 到 5 pF 估。晶体规格书上给的 CL 通常是 8 pF、12 pF 或者 20 pF，你要根据这个值反推 C1 和 C2。比如 CL 要求 12 pF，杂散按 4 pF 算，那 C1 和 C2 各取 16 pF 就能满足（两个 16 pF 串联是 8 pF，加 4 pF 杂散正好 12 pF）。

这里有个很实际的坑：负载电容选错会导致频率偏移。晶体的频率是在指定 CL 下校准的，如果实际负载电容偏大，振荡频率会偏低；偏小则偏高。偏移量大约是每 pF 几个 ppm 的量级。做时钟源的时候，几个 ppm 可能就是每天差几秒，长时间累积下来很可观。所以要么严格按照规格书选电容，要么留一个可调电容做微调。

有源晶振（振荡器模块）更省事，四脚封装，供电就出波形，频率精度和抖动指标都是出厂保证的。价格比无源晶体贵一些，但省掉了匹配和起振调试的麻烦。做产品的时候如果板子空间够、成本能接受，我一般优先选有源方案。

3.5 MCU 定时器 PWM：数字域的方波

如果你的系统里已经有单片机，那最省事的方波源就是定时器 PWM 输出。配置好预分频和自动重装载值，硬件自动产生方波，不占 CPU，频率和占空比都能精确到计数值。

频率公式是 f = f_clk / [(PSC + 1) × (ARR + 1)]，占空比是 CCR / (ARR + 1)。比如主频 72 MHz，预分频 PSC = 71，计数器时钟就是 1 MHz；要 1 kHz，ARR 取 999；要 50% 占空比，CCR 取 500。

这个方案的优势是精度高、可编程、能动态调整。劣势是输出边沿受 GPIO 驱动能力限制，而且 PWM 的分辨率和频率是矛盾的：频率越高，一个周期内的计数值越少，占空比可调的档位就越少。1 kHz 的时候有 1000 档，很细；100 kHz 的时候就只剩 10 档，占空比只能按 10% 步进。要兼顾高频和细分辨率，就得提高定时器时钟或者用更高位数的定时器。

还有一个常见问题是 GPIO 输出的上升沿不够陡。一般 MCU 的 GPIO 上升时间在几纳秒到几十纳秒量级，驱动容性负载的时候会明显变慢。如果后级对边沿有要求，中间加一级缓冲器或者驱动器是常规做法。

3.6 几种方案的横向对比

这张表不是让你死记，而是让你在做方案的时候有个对照。我经常看到有人用 555 去做需要 0.1% 精度的时钟，然后花大量时间调电容，其实换个晶振就解决了，成本差不了几毛钱。

4. 动手做一个 1 kHz 方波发生器：从计算到实测

4.1 参数计算与器件选型

选一个具体目标：单电源 5 V 供电，输出 1 kHz、50% 占空比、幅度接近 5 V 的方波，用迟滞比较器方案实现。为什么选这个方案？因为它的每个节点都能算，出问题时容易定位，适合作为练手项目。

第一步定 β。取 β = 1/3，对应 R1 = 10 kΩ 接地、R2 = 20 kΩ 接输出，分压比正好 1/3。这两个阻值都在常用范围内，分压电流在输出高电平时大约是 5 V / 30 kΩ ≈ 167 µA，功耗可以忽略。

第二步算 RC。用公式 f ≈ 0.72 / RC，要 1 kHz，则 RC = 0.72 / 1000 = 720 µs。选 C = 10 nF，则 R = 72 kΩ。72 kΩ 是 E24 系列里的标准值，直接用就行。如果要更精确，可以用 71.5 kΩ 或者串一个微调电阻。

第三步选器件。比较器要求单电源工作、输出能接近轨、传输延迟小。通用比较器在这个频率下完全够用，传输延迟几百纳秒相对于 1 ms 的周期可以忽略。运放的话要选轨到轨输出的型号，否则摆幅不够。

第四步考虑输入偏置。比较器的输入偏置电流一般在纳安到微安量级，72 kΩ 电阻上的压降是微伏到毫伏量级，对于 1.67 V 的阈值来说影响很小。但如果把 R 加大到 1 MΩ 以上，就必须把这个因素算进去了。

4.2 电路搭建与上电检查顺序

焊接顺序我一般遵循“先电源后信号、先无源后有源”的原则。先焊电源去耦电容和分压电阻，用万用表确认 VCC 对地没有短路，再焊比较器和 RC 网络。这样即使出问题，也能把范围缩小到最近焊的那几个器件。

上电之前做三件事：一是用万用表二极管档测一遍电源和地之间，确认没有短路；二是检查电解电容的极性，这个错误太常见了；三是确认比较器的电源脚和地脚没有焊反。这三件事花不了一分钟，但能避免烧器件。

上电之后不要急着看波形，先测直流工作点。用万用表测比较器同相端的电压，应该在 1.67 V 附近（5 V 的 1/3）。如果这个电压不对，先查分压电阻。然后测输出端，应该在高或者低电平附近，不会停在中间。如果输出停在中间，说明正反馈没起作用或者比较器坏了。

工作点正常之后再看波形。示波器探头用 10× 档，接地用探头自带的短地弹簧而不是长地线夹，这一点非常关键，长地线夹带来的电感会在边沿上引入虚假的振铃，让你误以为电路有问题。时间档位设到 200 µs/div，电压档位 2 V/div，触发方式用边沿触发、自动模式，应该能稳定看到方波。

4.3 实测数据与偏差分析

按上面的参数搭出来，实测结果大概是这样的：频率 998 Hz，高电平 4.92 V，低电平 0.06 V，上升时间约 180 ns，下降时间约 120 ns，占空比 49.6%。

频率偏低 0.2%，这个偏差完全在预期内。主要来源是电容的实际容值偏差，10 nF 的陶瓷电容标称容差通常是 ±10%，实际可能偏 5% 左右。另外比较器的传输延迟和阈值误差也会贡献一点。这个精度对于 1 kHz 的应用足够了。

上升时间和下降时间不对称，上升比下降慢 60 ns，原因是比较器的输出级推电流和拉电流能力不对称，加上后级负载的容性不同。如果这个不对称对你的应用有影响，可以在输出端加一级推挽缓冲，或者用专门的时钟缓冲器。

占空比 49.6%，偏差 0.4%，来源主要是两个阈值的对称性。单电源供电时，低电平不可能真的到 0 V，通常有几十毫伏的饱和压降，这会让下阈值略微偏高，导致低电平时间稍长，占空比偏低。要改善的话，可以在输出端加一个下拉电阻，帮助低电平拉得更低。

实测的时候我还做了一组对比：把探头的地线夹换成短地弹簧，上升沿上的振铃从 0.6 V 峰峰值降到 0.15 V 峰峰值。这个对比很说明问题——很多所谓的“电路振铃”，其实是测量方法带来的假象。

提示：示波器探头本身就是个负载，10× 探头的输入电容大约 10~15 pF，1× 探头能到 100 pF 以上。测高频方波一定要用 10× 档，而且要校准探头补偿，否则波形会失真。

4.4 从原理图到 PCB 的几个关键约束

如果要把这个电路做成板子，有几个地方必须注意。第一是地平面。方波信号的回流电流走的是最低阻抗路径，如果地平面不完整，回流路径被迫绕远，环路面积变大，就会向外辐射也容易受干扰。我一般会在信号层下面铺一整块地，不打散。

第二是去耦电容的位置。比较器的电源脚旁边一定要有 100 nF 陶瓷电容，距离越近越好，最好在 2 mm 以内。这个电容的作用是给翻转瞬间的电流尖峰提供本地储能，减少电源线上的电压波动。

第三是输出走线。如果方波要送到板外或者走长线，输出端串一个 22 Ω 到 100 Ω 的电阻做阻抗匹配，能明显抑制反射。具体阻值要看线缆的特性阻抗，一般 50 Ω 系统串 33 Ω 左右比较常见。串阻的代价是输出幅度会有一定衰减，要权衡。

第四是敏感信号远离。RC 充放电节点的阻抗比较高，容易受干扰，走线要尽量短，远离时钟线和大电流走线。如果实在避不开，可以在旁边加一条地线做屏蔽。

5. 常见问题与排查实录

5.1 边沿振铃：先分清是电路问题还是测量问题

振铃是方波调试里出现频率最高的问题。波形在跳变之后出现一段衰减振荡，幅度可能从几十毫伏到几伏不等。遇到这个现象，第一步永远是排除测量因素。

排查顺序是这样：先换短地弹簧探头，如果振铃明显减小，那就是测量引入的；再换一个带宽更低的探头或者打开示波器的 20 MHz 带宽限制，如果振铃消失，说明是超出带宽的高频成分；最后把探头从电路上拿开，只留地线，看示波器上有没有同样的振荡，有的话就是空间耦合进来的干扰。

如果确认是电路本身的振铃，那一般有三个原因。一是阻抗失配，信号在走线上来回反射，表现为固定频率的振荡，频率和线长相关。二是寄生电感电容形成的 LC 谐振，比如走线电感加上负载电容，频率通常在几十到几百兆赫。三是电源或者地的弹跳，大电流跳变时地电位瞬间抬高，表现出来也像振铃。

针对第一种，加串阻或者做阻抗匹配。针对第二种，减小环路面积，缩短走线，必要时牺牲一点边沿速度加 RC 缓冲。针对第三种，加强去耦，增加地过孔，把大电流路径和信号路径分开。

5.2 占空比跑偏：从阈值和边沿两头查

占空比偏离 50% 是很常见的问题，原因可以归成两类：阈值不对称和边沿不对称。

阈值不对称的表现是，波形的高电平时间和低电平时间差得比较多，而且很稳定。用万用表分别测上阈值和下阈值，看它们相对于中点是否对称。单电源电路里，低电平到不了地，高电平到不了电源，这两个“到不了”的量如果不相等，阈值中点就偏了。解决办法是调整分压网络，或者在输出端加一个上拉或者下拉电阻补偿。

边沿不对称的表现是，占空比的偏差随频率变化。频率越高，边沿时间占周期的比例越大，偏差越明显。这种情况下要提升驱动能力或者降低负载电容。还有一个隐蔽的原因是比较器的传输延迟在上升沿和下降沿不对称，这个只能换器件或者用更高速度的型号。

还有一种情况是负载影响了输出。如果后级是容性负载，上升沿被拉长，等效占空比就变了。测量的时候要用高阻抗探头，别让探头本身的电容成为负载的一部分。

5.3 频率对不上：容差、温漂和负载效应

算出来 1 kHz，实测 950 Hz，这种偏差我遇到过太多次。按影响从大到小排，第一个是电容容差。陶瓷电容标称 ±10%，实际可能落在任何位置。要精确，就得用 1% 精度的薄膜电容，或者用高精度电容加微调电阻。

第二个是电容的直流偏压效应。X7R、X5R 这类高介电常数陶瓷电容，加上直流偏压之后容值会明显下降。一个标称 10 µF 的 0805 X5R 电容，在额定电压下容值可能只剩一半。小容值的 C0G 电容这个问题小得多，所以振荡电路里的定时电容我一般优先选 C0G 或者薄膜电容。

第三个是温度。普通陶瓷电容的温度系数能到 ±15%，从冬天到夏天，频率就能漂 10% 以上。如果设备要在宽温范围工作，这个必须考虑。薄膜电容的温度系数能控制在几十 ppm 量级，代价是体积大、价格高。

第四个是负载效应。有些振荡器输出接上负载之后频率会变，原因是负载电流影响了内部节点电压。这种情况要在输出和振荡核心之间加一级隔离缓冲。

5.4 常见问题速查表

这张表是我这些年攒下来的经验总结，基本上按这个顺序查，八成的问题能在十分钟内定位。剩下两成通常是比较隐蔽的布局问题或者器件批次问题，那就得老老实实一步步二分法排查了。

5.5 一个容易被忽略的细节：探头补偿

示波器探头上有补偿电容，用之前必须校准。没校准的探头会让方波的边沿出现上冲或者下冲，看起来像电路问题，实际上是探头的问题。校准方法很简单：把探头接到示波器自带的 1 kHz 方波校准端子上，调节补偿电容，直到屏幕上的方波边沿平直。

这个动作花不了三十秒，但很多人懒得做，结果在边上绕了半天。我自己就吃过这个亏，曾经为了一个“怎么也消不掉的过冲”换了三颗芯片，最后发现是探头没校准。

6. 我在实际项目里的一些体会

做了这么多年的信号电路，我最大的感受是：方波是所有波形里最考验功底的。正弦波只要不削顶就算合格，而方波把时域、频域、电路、布局、测量五个维度的问题全摊在你面前。你没法通过调一个参数蒙混过去，因为每个参数背后都有一条物理约束。

如果让我给刚入门的人一条建议，那就是先把一个 1 kHz 的方波从计算、搭建、测量、分析完整走一遍，别急着上高频。1 kHz 的波长是 300 公里，走线完全不用考虑传输线效应，所有问题都是集总参数问题，容易理解。等把这一套吃透了，再往 1 MHz 走，这时候开始出现分布参数的影响，再去学阻抗匹配和回流路径。再往 100 MHz 走，才会遇到真正的射频问题。这个坡是一级一级爬的。

还有一个经验是：先算后做，做完必测，测完记录。我见过太多人凭感觉选 RC，焊上去发现频率差一半，然后开始试不同的电容，试了十几次才凑出想要的频率，其实一开始花两分钟算一下就完事了。相反，也有算法算得很漂亮，焊上去不测，等到系统联调的时候才发现占空比偏了 8%，追溯起来费时费力。

最后分享一个小技巧：如果你的方波源需要长期稳定工作，又不想上晶振，可以用一个单片机产生 PWM，再用它的 ADC 或者一个专用的频率检测电路反馈监测实际频率，做软件补偿。这个思路在很多成本敏感但要求稳定的场合非常好用，补偿精度能做到 0.05% 以内，成本只有晶振方案的几分之一。当然，前提是你的应用允许这种“带闭环的方波源”，有些场合比如纯时钟参考，是绝对不能容忍频率跳变的。