企业官网建设流程全解析

每年秋招，模拟IC和数字IC的笔试题目里，LDO电路分析都是出场率奇高的常客。有些人把它当送分题，有些人把它当送命题——差别往往不在会不会背公式，而在有没有真正把“环路、功率管、输出电容”这三者的关系想透彻。这篇我把自己刷过的LDO笔试题、面试被追问过的角度，以及反复踩坑后总结的一套分析框架完整复盘一遍，给正在准备数字IC设计、模拟IC设计，或者任何需要接触电源管理笔试环节的读者做参考。

这篇文章的适用对象很明确：正在刷秋招笔试的IC应届生，尤其是看到“手撕LDO题目”会心里一紧的同学；同时也适合刚入门模拟电路、想搞懂LDO为什么这么难稳定的工程师。内容不会停留在“LDO就是线性稳压器”这种科普层面，而是直接对标笔试里真正会考的痛点：极点随负载漂移、相位裕度快速估算、PSRR分析框架、压差与效率取舍。读完你会发现，这类题不是靠背答案，而是有一套可以反复套用的分析思路。

1. 为什么LDO成了IC秋招笔试的“钉子户”

1.1 最容易被低估的考点：数字IC也会遇上LDO

先说一个很多数字IC方向同学容易忽略的事实：LDO不只是模拟IC方向的专属考点。数字IC前端、后端、甚至验证岗位的笔试题里，LDO都不罕见。原因很简单，现代SoC芯片内部有多个电源域，片内LDO几乎是标配。做数字后端的同学要了解IR drop、电源网络设计，做数字前端的同学要明白为什么某些模块的供电电压会不稳定，这些都绕不开LDO的基本原理。

我自己见过不止一次：数字IC笔试最后一道大题，给一个LDO带负载的电路图，问“负载电流突然增大时，输出电压会怎么变化，为什么”。这时候如果只停留在“LDO能稳压”的认知层面，基本就凉了。出题人想考察的是一个工程师最基本的系统思维：反馈环路的时间响应、功率管的驱动能力、输出电容的储能作用。这些能力和是否做模拟没有关系，而是整个IC行业的基础素养。

所以准备秋招笔试题时，不要把LDO只归类到“模拟IC方向的重点”。就算你投的是数字设计岗，LDO的分析框架也需要认真过一遍。它和SRAM、bandgap、DCDC一样，是笔试中“跳板型”题目——答好了能拉开差距，答不好很伤节奏。

1.2 LDO笔试真正考察的三层能力

把历年题型过一遍，我发现LDO笔试题不管怎么变，考察维度基本可以分成三层。

第一层是识别与记忆：知道LDO由基准、误差放大器、调整管、反馈分压电阻、输出电容组成，能画出基本结构图，写出输出电压表达式。这一层属于送分题，但很多人在这里就丢了分，比如把PMOS的栅漏接法画反，或者漏掉反馈电阻的电流方向。

第二层是理解与分析：给定具体参数，能算出静态工作点，能判断功率管工作在什么区域，能分析负载变化对环路的影响。这一层是模拟IC笔试的主战场，也是本文后半部分要重点展开的。很多考生会在这里露馅，因为平时的“会做题”只是记住了结论，没有真正理解背后的电路原理。

第三层是权衡与设计：能够根据应用需求选择LDO还是DCDC，能够判断哪种补偿方案更适合给定的负载条件，能够说出静态电流、压差、噪声、稳定性之间的取舍关系。这一层在笔试中出现频率不高，但在面试追问环节几乎是必考的。

三层能力不是孤立递进的，而是相互关联。一个真正理解LDO的考生，看到一道题时会本能地从系统角度想问题：负载是什么范围、环路带宽够不够、功率管耗散多大。我在后面会用一道具体的手撕题把这套思维完整走一遍。

2. 读懂LDO的架构，才有资格谈分析

2.1 五大核心模块的信号流

LDO的基本结构可以拆成五个部分：基准电压源、误差放大器EA、调整管Pass Element、反馈分压电阻、输出电容。虽然实际产品里还会有限流保护、过温保护、软启动等辅助电路，但笔试分析通常只关注这五个核心部分。

信号流是这样的：输出电压Vout经过R1和R2分压后得到一个反馈电压Vfb，送入误差放大器的反相输入端；误差放大器的同相输入端接基准电压Vref。EA将两者的差值放大后，去驱动调整管的栅极。如果Vout偏高，Vfb就会高于Vref，EA输出会改变PMOS栅极电压，让输出电压往回拉。这个负反馈回路不断调整，最终使Vfb无限接近Vref。

由此可以得到最经典的那个公式：Vout = Vref × (1 + R1/R2)。这个公式几乎是笔试必考，但很多人忽略了它的成立条件。公式能够成立的前提是EA增益足够大、环路处于稳定状态、功率管不进入线性区。如果负载电流大到把调整管压进线性区，EA再怎么调整栅极电压也没有用，Vout就会坍缩，这个公式也就失效了。

输出电容Cout的角色也要理解清楚。它不只是滤波，更是环路中极点的来源。在笔试题里，极点的数量和位置直接决定了稳定性，而输出电容和负载电阻的组合，恰恰是LDO环路分析中最关键的变量。这一点我会在第三章详细展开。

2.2 PMOS功率管的“饱和区/线性区”之争

调整管可以选PMOS、NMOS（本质是source follower结构）、甚至BJT，但笔试题目里绝大多数是PMOS。原因有两方面：一是PMOS LDO压差可以做得很低，适合低压差场景；二是在CMOS工艺里PMOS实现起来最简单直接。

这里有一个高频考点：PMOS到底工作在什么区域？有些资料一口咬定PMOS LDO的功率管工作在线性区，有些教材说它工作在饱和区，很多同学被绕晕了。其实正确答案是“看条件”，而且是笔试里非常加分的回答。

正常稳压情况下，如果Vin和Vout的压差足够大，PMOS的VSD大于过驱动电压Vov，功率管确实工作在饱和区，等效于一个压控电流源。误差放大器通过调节栅极电压控制输出电流，从而维持Vout稳定。当输入输出电压差被压低到极限，也就是接近dropout电压时，PMOS进入线性区，等效为一个可变电阻。这时环路增益会下降，稳压能力明显变弱，PSRR也会劣化。

所以在笔试里，安全且全面的答法是：正常工作时PMOS通常工作在饱和区，作为压控电流源；当Vin - Vout接近dropout极限时，PMOS进入线性区，此时功率管表现为一个电阻，环路增益和负载调整率都会变差。这样既不会违背理论，也能体现你理解功率管在不同工作状态下的行为差异。

2.3 三个笔试必会的关键参数

LDO的关键参数很多，但笔试最常考的是下面这三个：压差电压Dropout、静态电流IQ、电源抑制比PSRR。

压差电压的定义是：在负载电流一定的条件下，能够维持正常稳压所需的最小输入输出电压差。对于PMOS LDO，压差电压近似等于Iout乘以功率管导通电阻Rds_on，所以它和负载电流强相关。压差越小，允许的输入电压范围越宽，效率也越高。笔试常考的是“知道压差后计算最小输入电压”，也就是Vin_min = Vout + Vdropout + 一点余量。

静态电流IQ是指LDO在不驱动负载（或负载极小）时电路自身消耗的电流，包含bandgap、EA、分压电阻等支路的电流。IQ直接决定了轻载时的效率。很多笔试和面试会问“为什么LDO空载时效率依然不高”，答案就是IQ。带载时效率约等于Vout/Vin，但轻载时要把IQ算进去，公式是η = Vout×Iout / (Vin×(Iout + IQ))。

PSRR表示电源纹波从输入端传到输出端的抑制能力。低中频段的PSRR主要由环路增益决定，高频段主要由调整管的栅漏寄生路径决定。笔试里常要求“定性画出PSRR随频率变化的曲线”，这个题型在第四章会专门讲。

3. 重点题型拆解：环路稳定性到底怎么分析

3.1 为什么输出极点会“漂移”

环路稳定性是LDO笔试中最容易出难题的部分，也是面试官最爱追问的方向。先说基础概念：LDO环路的开环传递函数里有几个极点，位置取决于电路内部节点的等效阻抗和电容。典型LDO中，两个最容易成为主极点的位置分别是误差放大器输出端（内部极点）和输出节点（输出极点）。

误差放大器输出端的等效阻抗，是EA输出电阻与PMOS栅极阻抗的并联，通常非常大，有时候能达到兆欧级别；这个节点的寄生电容主要是PMOS的Cgs，典型值在几十pF量级。两者相乘，内部极点往往落在几十kHz甚至更低的位置。输出节点的等效阻抗，是负载电阻Rload和PMOS输出电阻的并联，近似等于Rload = Vout/Iout；输出节点的电容是片外大电容Cout，典型值1uF到10uF，甚至更大。

输出极点的位置会随着负载电流Iout剧烈变化。轻载时，比如Iout只有100uA，Rload = 1.2V / 100uA = 12kΩ，与1uF电容形成的极点频率只有十几赫兹。重载时，比如Iout = 100mA，Rload只有12Ω，输出极点频率一下子抬升到MHz级别。

这就是LDO难以稳定的核心原因：输出极点不是固定不变的，它跟着负载电流跑。轻载时输出极点可以做主极点，稳定问题不大；重载时输出极点上移，可能和内部极点靠得很近，相位裕度急剧恶化。很多笔试题会给一个很宽的输出电流范围，问你“随着负载电流变化，环路稳定性会如何变化”，考的就是这个漂移现象。

3.2 主极点判断与相位裕度的快速手算法

笔试遇到环路稳定性题，我的建议是先做“主极点定位”，再做“相位裕度估算”。不要一上来就写传递函数，那样又慢又容易错。

第一步，看输出电容大小和负载范围。如果Cout是片外大电容（1uF以上），在轻载时输出极点一定是主极点，因为频率最低。这时候再看内部极点，只要它离主极点足够远，稳定就基本没问题。

第二步，估算重载场景。把Iout取最大值，重新算输出极点频率；再和内部极点频率做比较。如果两者靠得太近，就需要补偿。有一个很实用的快速判断口诀：主极点决定带宽，非主极点决定相位裕度；单位增益带宽GBW尽量留到非主极点的十分之一以下，这是最保守的稳定性设计。

第三步，用近似方法手算相位裕度。假设主极点已远在GBW之下，主极点贡献的相位接近-90度；非主极点位于GBW处10倍频程处时，贡献约-84度，如果落在GBW内，相位恶化很严重；零点在GBW附近时，可以贡献约+45度相位提升。笔试作答时，能准确算出极点频率并判断出“那个非主极点落进了GBW”，就已经能拿大部分分了。

3.3 补偿方案的选择依据

补偿问题是笔试和面试都绕不开的深层考点。传统LDO的经典方法是用输出电容及其ESR电阻产生的零点来抵消一个极点，这就是ESR补偿。这里的核心要求是：ESR零点要放在GBW附近或略低于GBW，才能有效提升相位裕度。ESR太小，零点频率过高，相位提升不明显；ESR太大，零点频率过低，又可能在GBW之外引入一个极点（由ESR和电容寄生电感形成），反而自掘坟墓。所以笔试里如果给你一个ESR范围，让你判断稳定性，本质就是在考察零点位置和GBW的关系。

现代LDO更多采用片内补偿，因为很多场景不允许外接大电容，或者需要全片集成。笔试里常见的方向包括嵌套密勒补偿NMC、阻尼系数控制补偿DFC、电流缓冲型补偿等。我个人认为，笔试阶段不需要把这些方法全推导一遍，但至少要说得出核心思路：想办法在环路内部构造一个可控零点，或者利用密勒效应把内部主极点推得更低，让非主极点远离GBW。

综合来看，这片内容我总结了以下经验：如果题目出现“片外电容+大ESR”，优先按传统ESR补偿路数分析；如果出现“无片外电容LDO”或者“Capless LDO”，就往片内补偿方向答，首先要想到如何降低EA输出阻抗以推高内部极点，或者如何引入内部零点。这两种路子的判断依据，几乎每年都有笔试题在考。

4. 指标类考点：从PSRR到效率的计算与取舍

4.1 PSRR：答题的层次感很重要

PSRR，即电源抑制比，是LDO区别于普通稳压器的核心优势之一，也是笔试和面试的高频点。我见过不少同学一提到PSRR就只会说“越大越好”，这显然不够。真正有层次的回答应该分频段展开。

低频和中频段，电源噪声的抑制主要依靠环路增益。从反馈的角度看，输入端电源扰动相当于在环路某个位置注入了一个误差信号，负反馈会努力把它抵消。所以PSRR在这段频率内正比于环路增益的大小，环路增益越高，PSRR越好。这里有一个隐含考点：反馈分压比β会影响PSRR，因为反馈系数决定了电源扰动在输出端被采样的比例，也就影响了环路对它的修正能力。

高频段的PSRR则退化了，因为此时环路增益已经降得很低，环路没办法修正电源扰动。电源噪声更多的是通过功率管的栅漏寄生电容直接耦合到输出端，主要的抑制手段变成了输出电容本身的滤波作用。所以高频PSRR往往会出现一个平台甚至抬升，曲线的形状和功率管尺寸、版图寄生密切相关。

考试时如果让画PSRR曲线，记住这个走向：低频很高，中频平坦，在高频处的某个转折点开始下降，到了极高频率趋于平缓。并且注意，输出电流越大，功率管跨导越大，高频PSRR未必越差，这取决于栅极驱动方式和寄生路径的具体参数。答到这里，面试官大概率就不会再追问了，因为知识点已经铺得足够广。

4.2 Dropout电压与最小输入电压计算

压差电压的计算在笔试中经常以小问形式出现，比如给一个PMOS尺寸和最大负载电流，问最小输入电压是多少。PMOS LDO的压差近似公式是Vdropout = Iout_max × Rds_on。这里的Rds_on是功率管在最差条件下的导通电阻，通常会随温度、工艺角变化。

举例来说，如果输出3.3V、最大负载200mA，要求压差不能超过300mV，那么功率管的最大导通电阻就是0.3V / 0.2A = 1.5Ω。根据这个电阻值去反推功率管的宽长比，就是笔试和面试都可能让你算的环节。这里有个经验值：PMOS功率管的面积往往由压差和最大负载决定，而不是由静态工作点决定。很多同学这个地方会想不通，为什么功率管要做这么大——因为要在最大负载时依然保持低压差。

压差和静态电流也会共同影响效率。前面提到过效率公式η = Vout×Iout / (Vin×(Iout+IQ))。很多人只关注Iout相对于IQ很大时的极限效率Vout/Vin，却忽略了一个现实场景：在低负载模式下，比如Iout只有10uA而IQ有20uA，效率会跌到30%以下。这也是LDO在一些物联网唤醒场景中被DCDC替代的原因之一。笔试如果问“如何提高LDO轻载效率”，核心方向就是降低IQ，但降低IQ又会牺牲环路带宽和瞬态响应，这组矛盾关系要能清晰表达出来。

4.3 4.2V转3.3V，选LDO还是DCDC

热搜词里有“4.2v转3.3选dcdc还是ldo”，这正好是笔试和面试里非常典型的一道选择题。4.2V是锂电池的满电电压，3.3V是常见的逻辑电源电压，压差只有0.9V，看起来好像LDO效率也不会太低，约等于3.3/4.2 = 78.6%。但答案并不是非黑即白的。

如果负载电流只有几十毫安，且对噪声极其敏感，比如给模拟前端、传感器供电，LDO是更稳妥的选择。LDO输出纹波小、无电感、电路简单、成本低，这些优势在低功耗场景里很突出。缺点是78.6%的效率意味着约21.4%的能量以热的形式耗散，但如果电流小，绝对发热量并不大，完全可接受。

如果负载电流很大，比如300mA甚至更高，LDO的功耗就相当可观了。0.9V × 300mA = 270mW的发热量，对PCB和封装都是不小的负担。这时候DCDC的效率可以做到90%以上，不仅能延长电池续航，还不需要担心热问题。但DCDC需要电感，开关噪声也明显更大，如果后级有高精度模拟电路，往往需要再串一级LDO去稳压和滤噪。

笔试答题时，可以先摆效率曲线和噪声需求的权衡框架，再分两个场景给结论。也可以顺势给出两级方案：DCDC粗调电压，LDO精调噪声。这样的答案有系统感，面试官会看到你不是在背结论，而是真的在选型。

5. 一道经典手撕LDO题的完整复盘

5.1 题目原貌

我在这里还原一道高频笔试手撕题，基本每年都能看到变体。原题大致如下：一个PMOS LDO，基准电压Vref = 0.8V，电阻R1 = 200kΩ，R2 = 100kΩ，输入电压范围Vin = 1.8V～3.6V，输出电容Cout = 1uF，片外MLCC的ESR范围是1mΩ～100mΩ，负载电流范围Iout = 100uA～100mA。问：

1. 推导输出电压Vout的表达式并计算具体值；
2. 分析负载电流从轻载到重载时，主极点位置和环路稳定性的变化；
3. 该电路是否需要外部补偿？如果需要，说明ESR零点对稳定性的作用；
4. 假设误差放大器EA的等效输出电阻为500kΩ，PMOS栅极电容Cgs = 30pF，判断在Iout = 100mA时，系统是否稳定。

这道题的信息量非常大，一道题覆盖了公式推导、极点分析、补偿判断、手算稳定性四个维度，是典型的“以题带点”考察方式，也很能模拟真实笔试的难度。

5.2 标准答题思路分步走

第一步，写输出电压表达式：Vout = Vref × (1 + R1/R2) = 0.8V × (1 + 200k/100k) = 2.4V。这里要注意，R1是上分压电阻，R2是下端接地电阻，考生最容易把这两个电阻的位置搞反。确认这个公式成立的前提是EA增益足够大，环路处于深度负反馈状态。

第二步，判断PMOS的工作状态。正常稳压时，PMOS栅源电压由EA自动调节，只要输入和输出压差满足VSD大于Vov，PMOS就工作在饱和区。此时功率管等效为压控电流源，环路能够正常稳压。当Vin接近Vout + Vdropout极限时，PMOS进入线性区，环路增益下降，输出电压跟随输入电压下降，稳压功能失效。

第三步，算极点位置。EA输出端极点的频率大约为fp_internal = 1 / (2π × 500kΩ × 30pF) ≈ 10.6kHz。这个极点基本固定不变，属于内部高频极点。输出端极点则需要分轻载和重载两种情况。轻载Iout = 100uA时，Rload = 2.4V / 100uA = 24kΩ，与1uF形成的极点约为fp_out_light = 1 / (2π × 24kΩ × 1uF) ≈ 6.6Hz。这个频率极低，完全有资格担任主极点。环路带宽如果设计在10kHz左右，内部极点正好在GBW附近甚至以内，相位裕度会非常难看。

重载Iout = 100mA时，Rload = 2.4V / 100mA = 24Ω，输出极点约为fp_out_heavy = 1 / (2π × 24Ω × 1uF) ≈ 6.6kHz。输出极点从6.6Hz直接跳到6.6kHz，与EA内部极点10.6kHz几乎重合。这种情况下两个极点挨在一起，相位在GBW之前就会掉光，系统几乎必然不稳定。

第四步，ESR补偿分析。片外电容的ESR如果能够提供合适的零点，就可以抵消一个极点，重新改善相位裕度。ESR零点频率fz_esr = 1 / (2π × ESR × Cout)。ESR取100mΩ时，零点频率约1.6kHz；ESR取1mΩ时，零点频率约159kHz。在重载场景，为了补偿这两个接近的极点，零点最好落在大约10kHz到100kHz区间，显然100mΩ给出的零点太低，1mΩ给出的零点又偏高。这时候最佳策略是选择中等ESR，比如10mΩ～50mΩ范围，让零点正好处在两个极点之间或GBW附近。答题时如果能点出这个“ESR范围选择的本质”，这道题的分析深度就到了。

5.3 面试追问的连环炮

笔试之后，这道题经常被带进面试环节继续深挖。面试官会顺着答案一个个追问，期望听到的不是死记硬背，而是对取舍的理解。

常见的追问一：如果不用片外电容，怎么保证稳定性？答案方向是采用片内补偿，核心思路要么把EA输出阻抗降低，把内部极点推到高频；要么在片内构造零点，用密勒电容或者阻尼系数控制法来改善相位。还可以提到无片外电容LDO在负载瞬态下需要更快的大信号响应，这又回到带宽和静态电流的权衡。

常见的追问二：负载从轻载切换到重载的瞬间，输出电压为什么会掉一下？这个问题的考点在大信号响应。轻载时EA和PMOS的偏置电流都很小，功率管栅极电容上积聚的电荷不足以让PMOS立刻拉出大电流，所以输出会有瞬态跌落。输出跌落幅度和EA的压摆率、功率管栅极电容大小、输出电容储能都有关系。如果想改善瞬态响应，可以增大输出电容或提高偏置电流，但这两条路都各有代价。

常见的追问三：短路或者输出过载时，这个电路会发生什么？这个问题已经进入保护电路设计范畴了。如果没有限流保护，输出过载会导致PMOS上功耗过大，甚至烧毁器件。工程版的LDO会加电流检测管和限流比较器，还有过温保护。笔试阶段不需要细说电路，但至少要知道保护的必要性。

各种追问下来，面试官真正考察的，是你能否从一个简单的LDO结构出发，沿着负载变化这条主线，把稳定性、瞬态、保护、噪声这些维度都串起来思考。能串起来，这道题就已经变成你的加分项了。

6. 我的备考心得与避坑建议

6.1 一页纸公式卡片法

准备LDO笔试，我不建议堆题海，更推荐整理一页纸的公式卡片。这页纸不用追求每一条都推导，但要在考前半小时内能快速过一遍，形成系统记忆。核心公式大概有这些：Vout = Vref × (1+R1/R2)；Vdropout = Iout × Rds_on；效率公式η = Vout×Iout / (Vin×(Iout+IQ))；输出极点频率fp_out = 1/(2π×Rload×Cout)；ESR零点fz_esr = 1/(2π×ESR×Cout)；近似GBW = 环路增益 × 主极点频率。把这些写在纸上，做题时对照着用，准确率会比硬记忆高很多。

我自己当年整理这页纸花了大概三个晚上，但效果极好。不仅仅是题目做对了，更重要的是形成了一种条件反射：看到输出电容大小，先估输出极点；看到负载电流范围，先判断主极点会不会漂移；看到ESR范围，先算零点位置。这套条件反射，就是应对“手撕LDO题目”的核心竞争力。

还需要注意的是，不同教材对PMOS极性定义可能不同，有的用VSD、有的用Vsg，推导时很容易符号混乱。建议全程统一用“源漏电压”的习惯，在草稿纸上先标注好电流方向，再开始计算，能少犯低级错误。

6.2 三个最容易丢分的惯性错误

第一个惯性错误是混淆线性调整率和负载调整率。线性调整率描述的是输入电压变化对输出电压的影响，负载调整率描述的是负载电流变化对输出电压的影响。很多同学答题时写反了概念，或者把公式记错。笔试里遇到这类填空或简答，这两个概念各占一分，错了很冤枉。

第二个惯性错误是忽略轻载下的静态电流占比。算效率时只带Vout/Vin，完全忘了IQ。这在题目不强调负载范围时还能蒙混过关，一旦面试官追问一句“那轻载效率呢”，没有准备的人立刻露馅。正确做法是先把效率完整公式写出来，再分两步简化：当Iout远大于IQ时简化Vout/Vin；当Iout和IQ同数量级时用完整公式。

第三个惯性错误是“一看到输出电容就写ESR补偿能解决一切”。实际笔试中，如果题目明确说了“No Capless或者无片外电容”，你还在谈片外ESR零点，分数就没了。要养成先看条件的习惯：题目有没有给片外电容，ESR范围是多少，负载范围是故意设置得很宽还是故意很窄，这些细节往往就是出题人埋下的分水岭。

6.3 最后分享一个小技巧

最后一个个人体会送给正在准备的同学们：分析LDO题目时，不要只盯着公式和数值，可以先在脑子里画一幅完整的小信号路径图。从输出电压取样点开始，到反馈网络、EA输入、EA输出、PMOS栅极、PMOS源漏、输出负载电容，最后回到输出取样点，整个环路走一圈。每走一个节点，就问自己：这个节点看到多大的电阻，多大的电容，产生的极点在哪个频率。走完一圈，稳定性答案基本就出来了。

这套“节点扫描法”对LDO和DCDC都适用，比例子生搬硬套强得多。我当年就是在一次笔试中发现，与其背一堆“LDO稳定条件”，不如老老实实把输出极点随负载从低频漂到高频这件事想透。想透这一件事，LDO有九成题目都能应付。

LDO这个看起来简单的模拟模块，背后牵扯的底层逻辑其实很深。它是最好的笔试训练场，因为它既考基础公式，又考系统思维。把这道经典题吃透，对你的帮助远不止多答对一道题，而是建立了一套可迁移到其他电源管理电路的分析思路。祝各位秋招顺利，拿offer时能会心一笑：还好当年把LDO手撕明白了。