企业官网建设流程全解析

做电源开发这些年，我越来越觉得“并联”这两个字被很多人低估了。单台模块单独测试时效率、纹波、动态响应都能交出一份漂亮报告，结果两台一并联，立刻原形毕露：不是这台发烫就是那台不出力，严重时还会出现两台模块相互抢电流的低频振荡。尤其是拓扑换成半桥LLC之后，这种问题几乎躲不掉，因为半桥LLC的输出增益不像普通Buck那样只由占空比决定，它由谐振参数、开关频率、负载状态共同决定，而谐振电感、谐振电容、变压器漏感的工程容差，远没有占空比控制那么“听话”。

这篇文章要聊的，就是半桥LLC在参数不匹配前提下的并联并机运行完整路径：硬件均流负责把元器件和寄生参数的原生差异尽量压小，PI控制负责在线修正剩余偏差，PFM变频调制作为最终执行器，把修正量落到每一台模块的实际开关频率上。三者缺一不可，只靠任何单一手段都很难在工程现场把问题彻底收干净。内容偏工程向，适合正在做模块化电源、充电模块并机，或者第一次调试LLC并联的电源工程师参考。

1. 为什么半桥LLC并联均流比普通Buck更让人头疼

1.1 增益映射复杂，等效源阻抗高

先从控制视角说本质。Buck类变换器的输出电压主要由占空比决定，占空比和输出电压的映射关系简单、线性、可预期，所以并联时加一点外特性下垂，或者做一轮电流修正，电流分配就能拉平。半桥LLC完全不是这个逻辑：它的输出电压增益是开关频率、谐振元件参数、负载Q值共同作用的结果，而且增益-频率曲线本身是一条非单调的山峰。工程上通常只使用感性区这一支，也就是频率升高、增益降低的那一段。

在这个区间里，两台参数不一致的模块即使收到完全相同的频率指令，各自的实际增益也不相同，输出电压能力天然存在高下之分。LLC并联不能简单理解成“两个电源通过导线并在一起”，更准确的理解是：两个受频率调制、但出厂指标并不完全一致的受控源，被强行接到同一个电压母线上。输出电压能力强的模块会承担大部分电流，能力弱的模块几乎空载；如果能力强的模块恰好是过流保护率先触发的那一台，系统就会进入“一台死扛、另一台看戏”的恶性循环。这也是LLC并联不能只用开环硬件方案去解决的根本原因。

1.2 参数不匹配等于“出厂即不公平”

半桥LLC的增益不只是Lr和Cr参与作用，变压器匝比、励磁电感Lm、磁芯气隙、绕组漏感全都算得上“股东”。任何一个环节出现偏差，增益曲线就会平移或者变形。工程上有个很常见的数据：同一批次谐振电容的容值公差做到±5%已经算正常，谐振电感因为磁芯气隙加工误差，电感量离散度做到±3%已经不错，变压器匝比偏差1%就对应1%的电压偏差。这些偏差单独看都不算大，但叠加在一起，两台模块的谐振频率差出4%甚至更多是完全可能的。

在开环状态或者只有电压环、没有均流环的状态下，这些偏差会直接转化为电流分配差。负载越轻，等效阻抗越大，同样的增益偏差造成的电流偏差比例就越明显。所以LLC并联调试时，最容易看到的现象反而是轻载不均流最严重，到了重载，输出通路电阻占比变大，电流分配差反而被“稀释”了一些。很多人上来就调PI、调斜率，却不去查谐振参数离散度，方向一开始就错了。

1.3 温度和老化的二次打击

参数不匹配不只发生在出厂时。谐振电容的容值随温度漂移，不同介质材料的漂移系数差异很大；变压器磁芯的磁导率随温度变化，会让励磁电感偏移；模块内部温升还不均匀。两台模块即使初始参数匹配得很好，运行一段时间后，增益曲线也可能重新错开。换句话说，并联系统面对的不匹配是动态的、时变的，不是一次配对就能一劳永逸的。

这就是为什么我反复强调互补结构：硬件配对只能把差异压缩到可控范围，真正保证长期可靠的是软件控制环。一面用硬件把原始差异压小，一面用PI均流环在线吸收残余差异，二者互相补位，谁也别想完全替代谁。

2. 参数不匹配的量化影响与根源定位

2.1 谐振频率偏差的近似估算

先给最常用的定量关系。半桥LLC主谐振频率大致由Lr和Cr决定：fr = 1/(2π√(Lr·Cr))。由这个关系可以推导一个近似结论：Lr每偏大1%，fr下降约0.5%；Cr每偏大1%，fr也下降约0.5%。如果Lr偏大5%、Cr偏大5%，两项同向叠加，fr会下降接近5%。假设系统把开关频率指令设定在标称谐振点附近，这一台模块的真实谐振频率已经偏离指令频率5%，另一台参数偏小的模块可能只偏了1%，两台在增益曲线上的工作点位置自然就不一样。

大概估一下量级：增益曲线在谐振点附近大约每1%频率偏移对应0.5%~1%的增益变化。两台模块谐振点相差4%时，开环增益差就能到2%~4%。对一个48V输出、几十安培电流等级的模块来说，这个增益差对应的电压差异，在很小的母线阻抗条件下就能制造出几安培甚至几十安培的环流差。实际数值受负载Q值影响很大，但方向和量级基本就是如此。

2.2 变压器环节的主导因素

变压器在并联LLC里的作用经常被忽视。匝比是决定输出电压标称电平的第一要素，小功率高频变压器匝数本就不多，绕组匝数差一圈就可能造成2%~3%的变比偏差，这比谐振参数更直接地改变输出能力。励磁电感Lm则通过K=Lm/Lr影响增益曲线的形状：K值大的模块增益曲线更陡，轻载增益更高，峰值增益能力更强；K值小的模块曲线更平坦。两台模块K值不一致，意味着它们对同一个频率指令的“响应敏感度”都不一样，频率动同样的幅度，两台模块的电流变化量完全不一样。

我在硬件配对阶段的核心工作，不只是配Lr和Cr，而是把变压器变比、Lm一起纳入配对标准。用同型号LCR表、相同测试频率分别测Lr、Cr、Lm，按“同一批次元件、同一增益区间”分档配对。批量试验中，我只保留增益偏差在1%以内的模组作为并联候选，超过这个门槛的去做单机产品，不强行并联。这个纪律看起来保守，实际能省掉后期大量均流调试时间。

2.3 驱动延时和功率管差异

还有一类容易被忽略的差异来自功率级：半桥上下管的RDS(on)差异、栅极驱动电路的传播延时差异、死区时间设置误差。驱动延时差异虽然通常只有几十纳秒，但在200kHz工作频率下，一个开关周期只有5微秒，几十纳秒对应约1%量级的有效占空比变化，同样会反映在增益上。死区时间设置如果因为驱动器件批次不同而略偏大，模块的等效外特性也会变软。

这类差异和磁性元件差异不同，它们大多可以通过软件配准来补偿。调试时我的习惯是在硬件配对完成后，给每台模块做一次增益自学习：跑一遍单模块频率-输出电压扫描，记录实际增益曲线；并联时让每一路控制器的频率指令都基于各自曲线做归一化，而不是共用同一个绝对频率。这个操作能把驱动差异带来的残余偏差进一步压下去，也能让后面PI均流环的调节压力小很多。

3. 硬件均流的落地点：先把原始条件做公平

3.1 输入和输出回路的对称设计

软件均流再强，也架不住功率回路寄生阻抗差异离谱。很多LLC模块并联不均其实是PCB布局造成的：两台模块的输入正负极走线长度不一致，输出到汇流排的铜排长度不一致，都会给两台模块串入不同的寄生电阻和寄生电感。这些寄生参数在重载时直接参与电流分配。硬件均流的第一个动作就是对布局做对称化：输入侧尽量让两个模块共用一个母线端子，各自的高频回路面积相等；输出侧用等长等宽的铜排接到公共汇流点，别让一台离汇流点近、一台离得远。

还有一个容易被忽略的细节是输入解耦。两台模块并联到同一输入电源时，如果各自的输入滤波电解电容布局不对称，母线电感和电容之间可能形成低频谐振回路，负载阶跃就能把它激励起来，产生几十到几百赫兹的母线电压振荡。均流环很容易把这些振荡误读为电流误差，然后输出错误的频率修正。所以每台模块输入端除了大电解，还要有足够的高频薄膜电容，并且薄膜电容的位置要贴近半桥母线，尽量让高频环流在模块内部消化掉，少在模块之间来回穿梭。

3.2 谐振元件和变压器的配对筛选

硬件配对是参数不匹配场景里最直接、最省钱的手段。拿到一批Lr、Cr之后，先用LCR表逐个测，按容差带分档。这里可以给一个我实际使用的分档参考：

不配对直接并联，不是做不到均流，而是均流环要付出很大的频率修正代价。频率修正越大，模块离谐振点越远，效率损失越大，动态裕量越小；随着元件继续老化，均流环很快会顶到限幅边界。先把硬件配好，软件压力就小很多，系统寿命也更长。

3.3 电流采样通道的精度与温漂预算

这一点必须放在硬件均流里讲，因为传感器的差异会直接变成均流环的系统性误差。假设两台模块的电流采样电路标称是1%精度，但一台增益偏正0.5%，另一台偏负0.5%，均流环不管怎么调，最终也只能把电流分配误差控制在1%附近，不可能做到比传感器本身更准。要求均流精度5%的场合，传感器综合误差至少要选到1%以内，并要做温度补偿。霍尔传感器重点看零点温漂，采样电阻则要优先选低温度系数的合金电阻。

如果成本允许，我会在并联母线上额外装一个高精度总电流测量点，定期和两台模块的板载采样比对标定。调试期间也要用钳形表或独立分流器复核真实电流，因为板载采样一旦出现偏移，软件自己是感知不到的，它会默默把这种偏移“校正”到输出电流分配里，最终骗过调试者的眼睛。

3.4 均流母线与平均电流法的硬件连接

标题里提到的“硬件均流”，在实现上通常就是指平均电流法均流母线。基本结构是：每台模块把自己的输出电流信号换算成电压，经过一个精密电阻R_s接到公共均流母线BUS上；母线上所有模块的电流信号并联，母线电压就自动变成各模块电流信号的平均值。每台模块再把本机电流信号与母线电压做比较，差值送入PI环节，输出频率修正量。这个方案的好处是结构简单、各模块地位对等，没有主从之分；坏处是母线一旦失效会影响所有模块。

所以在硬件设计上，母线电阻要选精密电阻，各台模块的母线驱动能力要一致，软件里还要具备母线异常检测。在这套架构里，“硬件均流+PI+PFM”的分工非常清晰：均流母线是硬件基础，负责公平地产生平均电流参考；PI负责把本机电流和平均值的偏差转换成频率修正量；PFM负责把修正量变成实际物理动作。三者合起来，才具备处理参数不匹配的完整能力。

4. PI均流环与PFM变频调制配合的控制架构

4.1 电压环和均流环的分工

控制上不能把均流环做成第二个电压环，让它去和电压环抢频率控制权。实际工程中常用两级串联结构：电压环采样输出电压，输出一个基准频率Fv；均流环采样本机电流和母线平均电流的差值，输出一个频率修正量ΔF；最终PWM频率Fset = Fv + ΔF。电压环保证输出电压精度，均流环只负责微调分配比例。

这里有个很关键的工程约束：均流环输出必须限幅。如果不限幅，极端情况下它会把某台模块推到谐振频率边界之外。我的默认做法是把ΔF限制在Fv的±3%~±5%之间，具体数值取决于硬件配对后实际需要的修正范围。修正量限幅的好处是双重的：既保护功率级，也避免某台模块在参数差异大时被均流环“指挥”到极端工作点，导致所有模块一起被带偏。

4.2 均流环的PI实现细节

数字PI均流环的典型计算流程是：每个控制周期读取本机输出电流I_local和均流母线电压换算出的平均电流I_bus，计算误差e = I_bus - I_local，执行PI运算得到频率修正量，叠加到电压环输出的频率指令上，再做积分与输出限幅。示意代码如下：

/* 均流环示例，Ts_balance为均流环控制周期 */ float i_local = read_current_local(); float i_bus = read_balance_bus(); float err = i_bus - i_local; float output = Kp_balance * err + integrator; integrator += Ki_balance * err * Ts_balance; /* 积分项单独限幅，抗饱和 */ if (integrator > INT_LIMIT) integrator = INT_LIMIT; if (integrator < -INT_LIMIT) integrator = -INT_LIMIT; /* 输出限幅 */ if (output > DF_LIMIT) output = DF_LIMIT; if (output < -DF_LIMIT) output = -DF_LIMIT; f_pwm_set = f_voltage_loop + output;

实际调试时有几个细节值得单独说。第一，积分项要单独限幅，否则并联瞬间积分饱和会带来频率过冲，两台模块可能在恢复过程中出现电流反灌。第二，电流采样如果是霍尔，ADC采样时刻最好放在半桥开关周期的中间段，避开开关瞬态干扰。第三，均流环对采样增益一致性非常敏感，前面3.3节说的传感器误差会直接变成均流环的稳态偏差，硬件标定做不好，后面PI参数怎么调都白搭。

4.3 带宽分配和整定顺序

电压环带宽和均流环带宽必须错开。我的做法是先把单模块电压环带宽做到1kHz以上，均流环带宽放到200Hz到500Hz之间。为什么不能反过来？因为均流环本质上是在修正频率指令，如果它比电压环还快，很容易和电压环形成正反馈振荡，表现为两台模块输出电流来回摆动、频率指令抖动。

调试顺序也有讲究。第一步是单独调好单模块电压环。第二步是双机并联、暂时关掉均流环，带载测量两台电流偏差的方向和大小。这个阶段不只量偏差，还要确认修正极性：偏差为正的那台模块到底应该拉高频率还是拉低频率。很多翻车现场都是均流环极性接反，把负反馈接成了正反馈，一投入均流环就振荡过流。第三步，从较小的Kp开始，Ki由小到大逐步加，观察负载从半载切到满电时，两台模块的分流是否在几个毫秒内收敛，有没有超调。

4.4 均流母线失效时的降级策略

平均电流法均流母线是公共资源，风险点在于母线一旦被某台模块的驱动电路拉偏，所有模块的判断都会出错。更常见的隐患是，某台模块的均流母线驱动异常，把母线电压钳到一个错误电平，其他模块还以为那是平均电流，集体往错误方向修正。

保险做法是在母线驱动端串精密电阻，并在软件里增加母线电压合理性判断。比如母线电压对应的平均电流明显低于当前任何一台实测负载电流时，判定母线异常，均流环自动退出，回到各模块独立下垂运行模式。这样系统不会因为均流环故障直接崩掉，至少还能维持一种粗糙的并联状态，给维护争取时间。

5. PFM变频调制在均流路径上的边界条件

5.1 频率与增益的映射关系

半桥LLC工作在感性区时，增益G随频率升高而下降。均流环通过PFM改变频率，本质上利用的就是这条单调下降曲线做功率再分配。但这条曲线的斜率并不是常数。谐振点附近偏感性一侧曲线最陡，频率动一点点，增益就变很多，均流灵敏度很高；离谐振点越远，曲线越平缓，频率大范围调整只能换来很小的增益变化，均流环调节力度就使不上劲。

这意味着均流环参数不能在全工作域都用同一个值。至少在远离谐振点的工作区，要考虑增益斜率补偿，或者干脆靠硬件配对把频率偏置控制在很小范围，让均流环始终工作在曲线斜率大的区域。这也是为什么硬件配对直接影响均流动态性能——配对越好，均流环需要移动的频率范围越小，工作点就越靠近谐振点，调节越灵敏。

5.2 调频的最小步进

数字控制里，PFM是通过改写PWM周期寄存器数值实现的。假设PWM时钟150MHz、开关频率200kHz，周期计数值是750个时钟计数，频率最小步进约等于0.266kHz，对应频率分辨率约为0.13%。这个分辨率对大多数并联均流应用是足够的，因为有积分环节存在，稳态误差最终会被清除。

真正需要留意的反而是小数舍入问题。电压环和均流环都在做小数运算，两路频率指令叠加后得到一个带小数的目标频率，写入周期寄存器时必须统一舍入策略。如果处理不当，频率指令会在几个相邻计数值之间跳来跳去，产生周期性频率抖动，反映到输出上就是可闻噪声或者电流纹波。实际做法是保留一个高频抖动授权位，用伪随机或定时轮询的方式在相邻计数值之间切换，避免固定周期跳变。

5.3 保护性限幅：别让均流环把模块推入容性区

这是整个并联方案里最需要强调的安全边界。LLC增益曲线越过峰值后会进入容性区，电流超前电压，MOSFET失去ZVS条件，开关损耗急剧上升，半桥在这种状态下长时间运行，基本等于等着散热设计失效。均流环在极端情况下会拼命推频率，比如某台模块参数差得厉害，PI积分量一路顶到限幅，频率指令可能超出安全工作区。

所以频率指令和均流环输出必须做双重限幅。第一重是运行时的频率上下限，这是硬保护，谁都不能突破；第二重是均流修正量限幅，正常情况下应远小于频率上下限的总量。我还会在数字控制里加一个容性区检测：实时记录工作频率和负载状态，如果检测到工作点接近容性区边界，立刻把频率往安全区拉回。这个动作要快，宁可与均流环对抗，也不能让功率级进入危险工作区。

5.4 效率代价

均流不是免费的。两台参数完全一致的模块，各自在谐振点附近运行效率最高；为了均流，参数偏高的模块要压低增益，参数偏低的模块要抬高增益，两台都偏离各自最优工作点，整体效率会有损失。经验数据是：硬件配对做得好时，均流过程只需要0.5%左右的频率偏移，整机效率损失不到0.5%；如果硬件离散度大，均流环用掉3%~5%的频率偏移，效率损失会非常明显。

所以从系统设计角度看，软件均流能解决的问题不要全部推给软件。硬件配对是省钱又省效率的第一步，也是让PFM均流路径保持高效率的前提。

6. 实测调试中的典型问题与排查链路

6.1 上电并机瞬间的冲击电流

第一次并联并机上电如果不做启动时序，很容易在输出闭合瞬间看到冲击电流。原因是两台模块的输出电压上升速度不一致，先达到目标电压的模块会通过输出母线向后达到的模块灌入电流。标准做法是：先把每台模块的软启动做完，各自单独建立输出电压，确认都稳定在目标值附近后，再闭合输出接触器或使能输出MOSFET。

如果系统要求在线热插拔，落地顺序应该是：先预充母线电容，再软启本机输出电压，检测到本机输出电压与母线电压接近一致后，闭合输出开关，最后才投入均流环。均流环的投入要比输出并机晚一个节拍，至少要晚一个软启动周期，否则模块还在软启动过程中，均流环已经在拼命修正频率，两边一叠加就会出现明显的输出电压跌落。

6.2 轻载工况下均流环不稳定

我调试时遇到最多的现象是：满载、半载都均流得很好，一到10%负载以下，两台模块的输出电流就开始周期性摆动，实测能看到几百毫秒一次的缓慢振荡。原因很直接：轻载时输出电流只有额定值5%左右，霍尔传感器的零点漂移和开关噪声占比很大，均流环看着一个噪声很大的误差信号，自然会被带着走。

处理办法有三个方向。一是在轻载段降低均流环增益，或者设置一个均流窗口，进入窗口后不再调整；二是在采样路径上加强滤波，但滤波时间常数不能太大，否则动态响应变差；三是改用输出电感DCR采样或者更大量程的传感器，提高轻载段的信噪比。均流窗口要慎用，窗口太大会造成从轻载切入重载时频率指令出现阶跃，这个阶跃会被负载看到电压跌落。

6.3 “单台模块扛所有电流”的排查思路

并联系统出现一台干满、另一台空转的锁死状态，不要一上来就怀疑模块坏了，大部分情况是均流环积分饱和了。排查顺序我可以整理成一张表：

排查时先看故障模块的频率指令是不是贴在限幅值上。如果是，说明均流环确实想往一个方向修，但修正量被限幅吃掉了，根因在于两台模块的增益差异太大，软件已经无能为力；如果频率指令没有到限幅，再查电流采样通道和均流母线电压；最后才考虑功率回路，比如输出继电器触点电阻异常、熔断器座接触电阻偏大这类问题。

6.4 长时间运行后的再均衡

不少并联系统出厂测试都很好，跑了一个月后开始出现不均流。主要原因是谐振电容漂移和变压器磁芯老化。理论上，只要均流环还在正常工作，PI控制会慢慢把频率指令调整到新的平衡点，系统不应该出现明显的不均流。如果你观察到运行一段时间后某台模块的频率指令长期贴在下限或上限，说明硬件漂移已经接近均流环的修正极限，这时候要做的是更换漂移严重的元件，而不是一味加大PI增益去硬压。

均流环是修正手段，不是掩盖器件老化的手段。我在项目交付时都会留一份运行监测记录，把每台模块的均流修正量ΔF作为健康度指标：正常运行时ΔF应该在限幅的20%以内波动，如果某台模块的ΔF持续增长并靠近限幅，就该提前安排维护，而不是等它彻底失衡之后再处理。

最后再分享一个调试中的小技巧：做并联均流调试时，我会在两台的输出回路里各串一个微欧级分流器，或者至少用钳形电流表复核真实电流分配，不完全相信板载采样。因为板载电流采样的一致性问题，恰恰是很多“明明程序一样却总差一点”的隐藏根源。先把两台模块的采样增益标定到1%以内，再谈PI参数的雕琢，否则均流环的一切努力都被传感器限制在了原地。整个调试过程会顺利很多，项目交付后的稳定性也会明显上一个台阶。