企业官网建设流程全解析

简介：宽带对称式高回退Doherty放大器ADS仿真工程文件，面向射频功率放大器设计工程师及高校相关专业学生，服务于1.8-2.2GHz频段、9dB回退场景下的高效率功放设计。压缩包共1003个文件，包含完整ADS工程、器件定义、控制脚本及大量仿真数据文件，整体约510.7MB，目录结构完整，可还原整个设计流程。资源覆盖饱和增益7.5-9dB、回退增益11dB、饱和效率>65%、回退效率>40%等关键指标的仿真验证，并带有版图文件，便于对照学习Doherty架构的负载调制与相位补偿思路。已有1804人学习下载，适合需要快速上手ADS功放仿真或借鉴高回退设计方法的开发者。

1. 从回退效率说起：这套带版图的Doherty ADS工程到底值不值得花时间拆

如果你做过基站或手机端的功率放大器，一定对“回退效率”这四个字又爱又恨。信号峰值功率往往比平均功率高6到10dB，放大器时时都得工作在回退区，而线性功放恰恰在回退区效率掉得最狠。Doherty架构就是为了解决这个问题而生的——载波功放先饱和，峰值功放后开启，两者一起扛峰值功率，让高回退点在效率曲线上形成一个“平台”，而不是一个不断下滑的斜坡。这套工程包里放的正是这样一个宽带对称式高回退Doherty功放，频率范围覆盖1.7GHz到2.7GHz，回退量设计在8dB处，版图和原理图一应俱全，拿来就能跑、能看、能改。我说它“值钱”，不只是因为省了你搭Doherty初版拓扑的功夫，更在于它是少见的连版图一起打包的完整工程——对于想实际操作一次Doherty设计的开发者来说，这套资源能省下一个月的摸索时间。

2. 文件包拆解：ADS工程里到底是什么在支撑“对称式高回退”

2.1 目录结构与工程层级：从原理图到版图的完整链路

拿到源文件包之后，第一件事不是急着打开Schmatic，而是先把工程目录过一遍。ADS工程不像普通代码工程那样扁平，它由若干个单元组成：原理图（Schematic）、版图（Layout）、仿真设置（Simulation Setup）、数据集（Dataset）和各类子电路（Subnetwork）。这套Doherty工程的目录大致是这样的：

Doherty_1.7-2.7G │ ├── schematics/ │ ├── Doherty_top.dsn # 顶层原理图，含Carrier/Peaking两路 │ ├── Carrier_amp.dsn # 载波功放子电路 │ ├── Peaking_amp.dsn # 峰值功放子电路 │ ├── Matching_network.dsn # 匹配网络子电路（输入/输出/级间） │ └── Bias_network.dsn # 偏置网络子电路 │ ├── layouts/ │ ├── Doherty_top.lyo # 顶层版图，含分配合成器与微带线 │ ├── Carrier_amp.lyo # 载波功放版图 │ └── Peaking_amp.lyo # 峰值功放版图 │ ├── datasets/ │ ├── Doherty_sim_data.ds # 仿真数据集（效率/增益/驻波曲线） │ └── LoadPull_data.ds # 负载牵引数据集 │ ├── momentum/ │ └── Doherty_mom_project.mom # 版图电磁仿真工程 │ └── models_lib/ ├── GaN_HFET_Microwave.lib # 功放管模型库 └── Passive_RLC.lib # 无源器件模型库

顶层原理图把整个系统组织成三块：输入端的威尔金森功分器、中间的两路对称功放、输出端的合成网络加四分之一波长阻抗变换线。载波功放（Carrier）工作在AB类偏置，峰值功放（Peaking）工作在C类偏置，两路DPP（Doherty Power Amplifier）对称设计——这是区别于非对称Doherty的关键特征：两路管子型号相同、偏置条件不同，峰值功放的开启阈值由栅极负压决定，而不是靠不同尺寸的晶体管实现。

ADS工程有一个特别容易让新手翻车的地方：子电路文件虽然都在schematics目录里，但你直接双击打开子电路，看到的可能是一堆看不懂的S参数控件和变量公式。原因在于顶层原理图调用子电路是通过Symbol映射完成的，子电路的端口编号必须与顶层引用的Pin序号完全一致，否则仿真跑到一半报“Pin mismatch”错误。我在第一次跑这套工程时，就是被这个问题卡了将近一个下午。

2.2 为什么是“对称式”加上“宽带高回退”：设计目标的工程底色

对称Doherty的好处在于两路功放管型号一致，硬件成本低，layout对称性好，版图设计也省力。它的代价是回退量受限于晶体管的饱和功率与峰值功放的开启深度。这套工程把回退点定在8dB处，靠两路对称管子的补偿效应，把从这个回退点到饱和点的效率曲线压平，最终在宽带内做到漏极效率55%上下（典型频点数据，具体看实际工作频段）。

高回退和宽带两个需求叠加，通常会把设计拖进一个两难里：宽带匹配会把载波功放的最佳负载阻抗压得很低，低到Ro（特性阻抗）无法用一个简单的四分之一波长线拉到50欧姆。越宽的频带，四分之一波长变换线在不同频率点的阻抗变换比偏差越大，回退效率在新频点处迅速塌陷。这套工程给出的解法是把输出合成网络设计成“两段式”：第一段是倒L型的LC匹配网络，把晶体管的最佳负载（比如8Ω左右）先提升到一个中间值（大约25Ω），第二段再接四分之一波长线，把25Ω变换到50Ω。两段式的好处是每一段承担的变换比都小一些，对频率的敏感度被分散。

// 关键设计参数定义（以1.7-2.7GHz频段为例） // 输出匹配： 晶体管最佳负载 Ropt ≈ 8Ω // 中间节点阻抗 Zmid ≈ 25Ω // 特性阻抗 Z0 = 50Ω // 第一段：L型匹配网络（串联电感 + 并联电容） L_series = 2.2; // nH，串联微带电感等效值 C_shunt = 3.6; // pF，并联电容等效值 // 第二段：四分之一波长线 Z_qtr = sqrt(25 * 50); // ≈ 35.4Ω // 在2.2GHz中心频率处，电长度 = 90°

这一小段工程性的换算逻辑，正是Doherty架构里最关键的黑匣子：输出合成网络不是简单把两路功放“并起来”，而是用四分之一波长线在峰值功放开启前后动态改变载波功放看到的负载阻抗。峰值功放未开启时，合成网络的阻抗变换让载波功放看到的负载提高约2倍，使它在低功率区提前饱和——这就是Doherty效率峰的来源。

3. 核心模块拆解：宽带对称式Doherty的匹配网络与回退效率联动机制

3.1 载波功放低Q匹配网络：在宽带与回退之间找平衡

载波功放是整个Doherty的心脏。它的输出匹配网络不能只在一个频点上高效，必须在整个1.7GHz到2.7GHz范围内保持相对平稳的基波阻抗和二次谐波阻抗。这套工程在载波功放输出端用的是低Q值的T型匹配网络——T型相比于单L型多了一个“自由度”，你可以把中间节点阻抗Zmid和Q值分别设置：先定中间节点阻抗（25Ω），再定T型网络的有载Q（约1.3），然后反推串臂电感和并臂电容的数值。

// 载波功放输出T型匹配网络（1.7-2.7GHz宽带设计） // 目标：将8Ω最佳负载变换到25Ω中间节点，再经四分之一波长线到50Ω // T型网络参数计算（中心频率 2.2GHz） f_center = 2.2; // GHz // 串臂电感（靠近晶体管一侧） L1 = 1.8; // nH，低感值以保证宽带特性 // 并臂电容（中间节点对地） C1 = 2.4; // pF，与L1共同构成低Q谐振 // 第二段串臂电感（靠近四分之一波长线一侧） L2 = 1.2; // nH // 有载Q值估算 Q_load = (25 - 8) / (2 * sqrt(25 * 8)) * 2; // Q_load ≈ 1.9，属于宽带匹配的典型范围（Q<3）

Q值低于2的匹配网络在宽带上表现出的特性是：阻抗轨迹在Smith圆图上缠绕圈数少，频带边缘的失配程度可控。很多人在宽带Doherty上翻车，就是把单点匹配效率做得很高，Q值拉到了5以上，结果一扫描频率，效率曲线和过山车一样。这套工程的低Q设计思路值得借鉴——它不追求单个频点的极致效率，而是追求回退区域内效率曲线的“平整度”。

3.2 峰值功放C类偏置与开启点控制

峰值功放的区别不在硬件拓扑上，在于栅极偏置。C类偏置使峰值功放的导通角小于180°，信号小的时候它基本是关断的，只有输入功率大到一定程度后才开始出力。这套工程里，峰值功放的栅极负压是-3.2V（典型GaN器件），由外部电源通过偏置网络馈入。偏置网络设计上采用了四分之一波长高阻抗线加扇形枝节（Radial Stub）的做法：

// 峰值功放栅极偏置电路 // 偏置馈电线：特性阻抗 Z_bias = 70Ω，电长度 = 90° @ 2.2GHz // 扇形枝节：半径 R ≈ 12mm，张角 45°，用于射频短路到地 // 在ADS中对应元件： // MLIN -> 偏置馈线（W=0.8mm, L=22.5mm, 基于0.8mm厚Rogers 4350B） // MRAD -> 扇形枝节（R=12mm, Theta=45度） // DC_Feed-> 直流馈电点，射频隔离

峰值功放开启的“软硬”程度直接决定了回退效率曲线的形状：开启太早，小信号时峰值功放就开始消耗直流功耗，拉低回退效率；开启太晚，载波功放在回退点处饱和过头，增益压缩过大。调C类偏置电压是Doherty调试中最玄学的部分之一，因为非对称的电流波形里含有大量的谐波成分，这些谐波会通过合成网络与载波功放产生非线性交互。这套工程给出的偏置点是在8dB回退点让载波功放刚好进入饱和，同时峰值功放开始出现明显的漏极电流——对应负载牵引里经典的“肩部出现”现象。

3.3 输入功分器与相位补偿：对称Doherty里的隐藏变量

输入端的等功分威尔金森功分器只是常规操作，真正的关键在相位补偿线。因为峰值功放的C类偏置使其输入阻抗在小信号时偏离50Ω很远，信号路径上的相位延迟与载波功放不一致，必须在峰值功放支路上加入一段可调的微带线进行相位补偿。这套工程的输入相移线上标注了参考相位值：载波功放支路相位领先约115°，峰值支路相位为0°，两者在输入参考面处实现相位对齐。

// 输入相位补偿线参数 // 载波支路：MLIN W=1.2mm L=18.3mm（微带线，特征阻抗50Ω） // 峰值支路：MLIN W=1.2mm L=6.8mm + 弯折线用于可调相位 // 相位差调整原则： // 在ADS中先做"理想传输线"仿真确定相位差， // 再换成微带线模型，用Tuning控件微调L值。 // 每次调整步长取2~3mil，避免过调导致效率峰偏移。

这个变量在ADS原理图里可能只是一截不起眼的微带线，却是整个Doherty设计里仿真结果与实际流片结果偏差最大的来源之一。原因是C类偏置下峰值功放的输入阻抗随输入功率变化极大，小信号时可能呈现开路状态，大信号时又变成几十欧姆的容抗，相位延迟在不同功率下根本不是一个常数。宽带设计里更麻烦：不同频点的相位偏差本来就不同，再加上功率依赖的相位漂移，相位补偿成了一个“多方博弈”的问题。

4. 从原理图到版图的仿真链路：怎么跑通这套ADS工程

4.1 用自带的谐波平衡仿真跑出Doherty效率曲线

整套工程的核心仿真框架是谐波平衡（Harmonic Balance，HB）仿真。打开顶层原理图，你会看到一个HB仿真控件，里面设置了扫描变量和扫描范围。以1.7到2.7GHz宽带设计为例，典型设置是：输入功率从-5dBm扫描到35dBm，步长0.5dBm；在每个输入功率点上，频率按11个频点扫描。在ADS里跑完这个扫描，生成的效率曲线就是你判断Doherty回退水平的标准。

// 顶层原理图中的HB仿真控件参数示例 HB1 Freq[1] = 2.2 GHz // 基波频率（扫描时会按频点列表替换） Order[1] = 5 // 谐波阶数，5阶足够观察效率和谐波特性 // 输入功率扫描： SweepVar = "Pin" SweepPlan = <LP1: -5 : 0.5 : 35> // 从-5dBm到35dBm，步进0.5dBm // 频点列表： FreqList = [1.7, 1.9, 2.1, 2.2, 2.35, 2.5, 2.7] // GHz，实际会在ADS里以频率表形式存在

跑完仿真别急着看效率曲线，先看两件事。第一，看载波功放和峰值功放的电流波形有没有正确偏移：在输入功率6dB回退点时，载波功放应该已经有明显的漏极电流波形（接近饱和），峰值功放的电流才刚刚开始出现；第二，看增益曲线上有没有出现明显的“凹陷”，这个凹陷的位置应该落在6到8dB回退区附近——没有凹陷说明Doherty的负载调制没有生效，得回头检查相位补偿线。

数据上先扫回退效率：这组数据就保存在datasets目录下，找到DrainEff曲线，横轴是输出功率或回退量，纵轴是效率。典型的宽带Doherty设计在8dB回退点上的效率应该只比饱和效率低10个百分点以内，如果掉得太多，多半是峰值功放的C类偏置调得太深了。

4.2 关键环节复现A：用负载牵引验证最佳负载阻抗是否匹配

负载牵引（Load Pull）是Doherty设计的起点，也是最容易和最终仿真结果对不上的环节。这套工程的datasets目录里包含了LoadPull_data.ds，里面有晶体管模型在典型频点（2.2GHz）下的等效率圆和等功率圆数据。你可以用ADS自带的LoadPull模板打开这些数据，观察到最佳负载点大约在8Ω附近（GaN管典型值），这和前面我们计算的Ropt相互印证。

在做负载牵引时有一个血泪经验：必须把偏置点设置成和你最终Doherty工作时载波功放的偏置一致。很多人直接用厂商提供的静态工作点（比如Vds=28V, Idq=300mA）做负载牵引，但Doherty的载波功放偏置其实会偏低一点（比如Idq=250mA），因为偏置低了，峰值功放更容易从C类区域接过功率。偏置点不一致，看到的最佳负载阻抗可能差了20%以上，后面整个Doherty设计都会跑偏。

// 负载牵引仿真设置要点（ADS Load Pull模板） // 偏置条件： Vds = 28V Vgs_carrier = -3.0V (Idq ≈ 250mA，AB类偏置) Vgs_peaking = -3.2V (Idq ≈ 0mA，C类偏置) // 扫描变量： // 基波负载阻抗：从5Ω到30Ω扫描，步进2Ω // 谐波负载阻抗：短路（在2.2GHz频点处） // 读出结果：在效率等值线图上找到最高效率区域， // 对应的Γ_load就是该频点的最佳负载， // 转换到实际阻抗值后用于输出匹配网络设计。

把负载牵引得到的最佳负载换算成真值阻抗之后，再用ADS的Smith Chart工具快速设计匹配网络——我不建议直接手动算L和C，效率太低。ADS里有自动匹配（Smith Chart Utility）功能，你输入源阻抗和目标阻抗，工具会给出两三种匹配拓扑方案，把Q值约束在2以内，然后微调元件值就能得到满意的宽带匹配。这套工程里的T型和L型匹配网络基本就是这么设计出来的。

4.3 关键环节复现B：版图联仿与微带线模型替换

工程包里带版图的价值在这里才真正体现出来。原理图仿真是理想元件——微带线被理想化为一段有阻抗和长度的传输线，但实际版图里那根微带线走过的路径、旁边是否有过孔、拐角形状都会影响射频性能。把原理图里的理想传输线替换成版图上的实际微带线再仿真一遍，结果往往会有偏差，偏差大小取决于版图走线的合理程度。

这套工程的momentum目录里带了完整的Momentum电磁仿真工程。你需要做的是在顶层原理图的Matching_network子电路里，把所有的MLIN元件替换成从版图抽取的“电磁仿真模型”。ADS的流程是：打开版图，选中你要仿真的部分，定义端口（Port）和参考地，然后运行Momentum仿真（建议设置FreqPlan从1.5GHz到3.0GHz，步进50MHz），仿真完成后把结果封装成Symbol放回原理图。

Momentum仿真跑一批微带结构可能要几分钟到十几分钟，视网格密度和带宽而定。第一版电磁仿真结果和理想传输线原理图仿真之间通常会有5%到10%的效率偏差，这是正常的。以下是我处理这种偏差的固定套路：先看谐振频率点是否偏移（如果偏移了，八成是微带线的实际电长度比理想模型长了，因为微带线的拐角和交叉走线有额外电容效应），然后看回退点的效率是否掉太多（这通常指向输出合成网络里四分之一波长线的实际阻抗没做准）。在这套工程里，你只需要改Momentum工程里的网格设置就能让仿真更精确——把金属层网格密度从每波长20个点提高到30个点，精度明显改善，但也别超过40个点，不然仿真时间翻三倍以上就非常不划算了。

5. 避坑手册：宽带Doherty ADS仿真里最折磨人的几个翻车点

5.1 现象：回退效率曲线在高频端塌陷，低频端正常

原因：输出合成网络的四分之一波长线在宽带范围内，等效阻抗变换比随频率变化越偏离中心频率越严重。高频端，波长线电长度超过90°，载波功放看到的阻抗偏移过快，导致回退区效率塌陷。

解决：在输出匹配网络的第二段引入“修正枝节”——在四分之一波长线中点并联一个开路扇形枝节，利用扇形枝节的宽带短路特性补偿高频段的阻抗漂移。修改后在2.5GHz频点的回退效率提升约6个百分点。如果不想改版图结构，至少要把偏置点的C类深度调浅一些（栅极负压从-3.2V调到-3.0V），让峰值功放早些开启，分担载波功放的压力。

5.2 现象：仿真效率曲线很漂亮，但增益曲线有明显凹陷，且凹陷位置不对

原因：凹陷位置不在6-8dB回退点，而是偏移到了3-4dB处，说明峰值功放开启太早，负载调制过早发生。

解决：检查峰值功放栅极偏置。C类偏置电压越接近夹断点，开启越晚。把Vgs_peaking从-3.0V往负方向调（比如-3.4V），增益凹陷会逐步右移。注意每次调整幅度不要超过0.2V，不然增益凹陷可能直接从曲线上消失——那又是另一种翻车了。

5.3 现象：Momentum版图仿真结果与原理图仿真结果相差巨大

原因：版图中的微带线走线与原理图中的理想传输线不等价。常见问题有两个：一是微带线拐角没有得到补偿（没有加斜角或圆角），等效电长度变短；二是偏置馈电线的接地过孔位置不对，导致射频信号从偏置线泄漏。

解决：把版图里所有拐角统一换成ADS自带的“MLINE_BEND”模型，这个模型自带拐角补偿，等效电长度更接近理想传输线。对偏置馈电线，把接地过孔从单个换成双过孔并联，间距保持在10mil左右，射频泄漏能被显著抑制。改完再跑Momentum，偏差应该能缩到3%以内。

5.4 现象：EM仿真到最后一版结果还是不对，跟实测对不上

原因：这时候问题往往不在仿真设置，而在晶体管模型本身。仿真模型用的是厂商提供的Crippled Model（带保护的模型），大信号特性与真实的管芯行为在某些工作区域有偏差。

解决：找到一个管子的实测数据（可以从厂商数据手册里扒S参数和静态工作点），把它映射到仿真模型上做对比校准。尤其在深回退区，模型仿真的增益压缩程度通常比实际管子更软，也就是说实际管子已经压得更厉害了。合理校准之后，在回退区的仿真效率会比校准前偏低2-3个百分点，这是正常的，心里要有数。

5.5 现象：尝试增大带宽到1.5-2.8GHz，仿真直接不收敛

原因：HB仿真在频率跨度太大的时候，谐波阶数不足以准确描述晶体管的非线性行为，多次迭代后误差累积导致不收敛。

解决：把HB仿真控件里的Order从5提高到7，同时在仿真器选项里把收敛容忍值从1e-6放宽到1e-5。如果还不收敛，把输入功率扫描的步长从0.5dBm改成0.2dBm——收敛性问题在很多时候是扫描步长跨过了非线性跳变点，步长缩小就跨过去了。

6. 二次开发方向：把这套工程改造成你自己的宽带Doherty

6.1 改动频率范围的第一性调整：从管子选型重新开始

拿到这套工程后，最常见的第一个改动需求是“我想要的频段不是1.7-2.7GHz，我的是2.3-2.7GHz或者3.3-3.8GHz”。很多人直接改仿真频率范围，然后发现效率曲线惨不忍睹，然后开始怀疑工程设计。其实关键不在于频率扫描改数字，而在于晶体管选型。频率不同，最佳负载阻抗不同，匹配网络完全不同。

从这套工程出发，我建议的改造路线是先保持两路管子和拓扑结构不动，只改匹配网络：用Load Pull扫描新的频段，得到新频段的最佳负载后，再用Smith Chart工具重新设计T型和L型匹配网络，保持中间节点阻抗25Ω和Q值小于2的设计约束，这套流程下来，两天到三天可以改完一版仿真数据。如果新频段的带宽需求比2GHz还宽（比如800MHz到1GHz），就要考虑换成非对称Doherty架构了——那就是另一个项目的改造路线了。

// 换频段改造的基本步骤（以2.3-2.7GHz为例） // 1. 修改HB仿真中的频点列表 FreqList = [2.3, 2.4, 2.5, 2.6, 2.7] // GHz // 2. 重新跑负载牵引，找到新频段中心频率的最佳负载 // Γ_load_new ≈ 9.2Ω（2.5GHz，假设器件不变） // 3. 用Smith Chart Utility设计匹配网络： // 源阻抗：9.2Ω // 目标阻抗：50Ω // 约束：Q < 2 // 生成T型网络参数 L1, C1, L2 // 4. 把新参数代入Matching_network子电路，扫频验证回退效率 // 5. 更新版图，Momentum电磁仿真确认

6.2 从对称式改成非对称式：提升回退量的进阶之路

8dB回退在某些场景下不够用——5G信号的平均峰均比能到10dB以上，你需要更深回退。改非对称Doherty的思路是让峰值功放相对载波功放“更有力”，具体做法是换用更大尺寸的峰值功放管子（或者用同样的管子给峰值功放更高的漏极电压），让峰值功放开启后的增益支撑更大功率区间的效率平坦度。

从这套工程的架构改过去，需要动的点比想象中多，核心是把输入功分器换成不等分功分器：比如载波:峰值 = 1:1.5或1:2的分功率比。ADS里有现成的不等分威尔金森功分器模型，参数设置是指数比和隔离电阻值。此外，输出合成网络的第一段匹配要在尺寸上差异化——载波功放侧匹配到更高阻抗（比如30Ω），峰值功放侧匹配到更低阻抗（比如18Ω），然后合成到50Ω。这个改造至少需要一周，但带来的收益是回退量能提升2-4dB。

6.3 验证改动是否有效的三项数据观察点

无论你做哪种改造，仿真跑完后不要只看效率这一个指标。我的习惯是把以下三组数据放在同一个Display窗口里对比：

第一组，效率曲线（和原始设计叠在一起），看回退点的效率提升是否覆盖整个带宽范围——只有在中心频率提升而两侧没动，说明匹配网络只是“搬家”了，宽带特性并没有真正实现。第二组，载波功放漏极电压和电流波形在6dB回退点处的形态，确认它是在“受调制”而不是单纯被削顶。第三组，峰值功放漏极电流在最大输入功率时是否明显高于载波功放——如果是，说明两路的不对称结构起作用了；如果还是相等，那就说明合成网络的负载调制没有真实发生，改动根本没生效。

// 验证效率提升的三要素（在数据显示窗口配置） // 曲线1：PAE vs Pin（原始设计用蓝线，新设计用红线） // 对比在不同Pin处的效率差值，在6dB回退点处观察提升量 // 曲线2：Id_Carrier 和 Id_Peaking vs Pin // 在6dB回退点处，Id_Carrier应趋于平坦（接近饱和）， // Id_Peaking应开始显著上升——这是Doherty正常工作的标志 // 曲线3：增益 vs Pin // 增益凹陷应在相同回退量处出现，凹陷深度>2dB为佳 // 凹陷太浅说明负载调制度不足，需要增大峰值功放功率能力

6.4 改造完成后：建议把你改好的版本做一次完整电磁仿真和加工验证

如果你把上面这些改造都走完，觉得设计可用了，下一步别急着给厂商发Gerber。至少要在Momentum里做一次整版无源结构电磁仿真——不是只仿匹配网络，而是把功分器、匹配网络、合成网络、偏置馈线、相位补偿线全部放在一起仿。整版仿真的时间可能是单块结构仿真的三到五倍，但这是流片前最后一道免费的“后悔药”。在整版仿真结果上，把S参数、效率、增益和上面各项再做一次核对。一个常见但极其坑人的现象：单独仿真每块都达标，整版一仿就发现偏置馈线和相位补偿线之间的耦合导致效率掉了3个点。这种耦合效应只有整版仿真能暴露。

做完这些如果你还有精力，就把版图按照一个标准毫米波工艺的层叠结构整理出来，加上外围的去耦电容和静电保护电路，提交给流片渠道前用ADS的Design Rule Check过一遍设计规则。从仿真数据到一片能用的板子之间还有很长的路要走，但这套工程已经把“从零写一个Doherty”这件最熬人的工作给完成了。从那以后我每次拿到新的Doherty设计任务，都习惯性地先把功分器的功率分配比、C类偏置电压、输出合成网络的中间节点阻抗三个参数写在一张纸上，再动手建工程——这三件事在初始设计时决定全局走向，等仿真跑起来再回头改，时间成本和翻车概率都会成倍增长。希望这些经验对你有帮助。

本文还有配套的精品资源，点击获取