企业官网建设流程全解析

无刷电机EMI整改这件事，我前前后后跟了大半年，从最开始对着频谱仪一脸懵，到后来能比较快地定位问题、给出对策，中间踩的坑实在不少。很多做电机驱动的朋友，尤其是刚接触无刷电机硬件设计的人，往往把注意力全放在换相逻辑、PID调速、MOS管选型上，等到样机跑起来发现辐射超标、传导不过，才开始手忙脚乱地找方案。实际上，EMI整改不是“出了问题再补救”的被动环节，它应该从PCB布局阶段就介入。这篇内容主要面向做无刷电机驱动板硬件设计、尤其是基于STM32G431这类MCU做FOC控制的工程师，也会涉及一些永磁直流无刷电机本体层面的干扰来源分析。我会把整个整改思路拆开讲，包括干扰怎么产生、怎么定位、怎么用最低成本压下去，以及哪些做法看起来有用实际上会引入新问题。

1. 先搞清楚干扰从哪来：无刷电机EMI的三大源头

很多人一上来就问“加什么滤波器件能过”，这个思路本身就有问题。你不先弄清楚干扰的频率范围、传播路径、耦合方式，随便加电容电感，轻则没效果，重则把有用信号也滤没了。无刷电机系统的EMI来源，我习惯分成三大块来看。

1.1 PWM开关噪声：频率高、谐波丰富

无刷电机驱动本质上是一个三相逆变桥，MOS管在高频PWM下不断开关。以STM32G431做FOC控制为例，PWM频率通常设在20kHz到40kHz之间，有些应用为了降低噪音会拉到更高。方波本身就含有丰富的高次谐波，开关瞬间的电压变化率dv/dt和电流变化率di/dt都很大，这是最直接的宽带噪声源。

具体来说，MOS管开通和关断的过程中，漏源电压在几十纳秒内完成跳变，这个快速跳变通过寄生电容耦合到散热器、机壳，再通过空间辐射出去。同时，母线上的电流突变会在寄生电感上产生尖峰电压，这个尖峰又反过来加剧开关噪声。我实测过一块板子，PWM频率24kHz，在30MHz到100MHz频段辐射明显偏高，后来发现主要就是开关沿太陡导致的。

这里有个容易被忽略的点：MOS管的开关速度不是越快越好。很多人选管的时候只看导通电阻和耐压，忽略了栅极电荷和输出电容。栅极电荷小、开关快的管子，EMI表现往往更差。实际选型时，如果EMI压力大，可以适当增大栅极驱动电阻，把开关沿放缓，代价是开关损耗增加，需要做热平衡。

1.2 换相时刻的电流突变：低频段的主要贡献者

无刷电机在换相时，相电流会发生突变。尤其是六步换相方式，每次换相都有一相电流被切断，另一相电流建立，这个过程中电流的变化率虽然不如PWM开关那么快，但能量更大，主要集中在低频段，比如150kHz到30MHz这个范围。

FOC控制虽然换相平滑很多，但在扇区切换的瞬间，SVPWM的占空比组合发生变化，也会产生一定的电流扰动。这个扰动通过电机线缆辐射出去，线缆越长，天线效应越明显。我遇到过一台电机，线缆长度从30cm加到80cm，辐射测试在50MHz附近直接恶化了6dB，这就是线缆充当了高效辐射天线的典型表现。

处理这个问题，一方面要尽量缩短电机线缆，另一方面可以在相线上套磁环。磁环的选择有讲究，不是随便找个铁氧体套上去就行。要针对干扰频段选材料，低频段用锰锌铁氧体，高频段用镍锌铁氧体。套的位置也有说法，靠近驱动板一端和靠近电机一端效果不一样，通常靠近驱动板一端对抑制线缆辐射更有效。

1.3 电源回路的高频环路：最容易被忽视的传导路径

逆变桥的直流母线回路，在MOS管开关时会有高频脉冲电流流动。这个电流环路面积越大，等效天线效应越强，辐射和传导都会变差。很多人在布局时把母线电容放得离MOS管很远，觉得反正电容够大就行，实际上高频电流走的是最近的回路，电容远了，高频环路面积就大，EMI自然差。

我见过一块板子，母线电解电容放在板子边缘，MOS管在中间，中间用细走线连接。结果传导测试在10MHz到30MHz频段严重超标。后来把陶瓷电容直接贴在MOS管旁边，电解电容的位置不动，传导测试立刻改善了8dB以上。这说明高频去耦电容的摆放位置比容量大小更关键。

2. 定位问题比盲目加器件更重要：我的排查链路

EMI整改最忌讳的就是“试错法”——加个电容试试，不行再换个电感试试。这样效率极低，而且往往把问题搞得更复杂。我习惯按照一套固定的排查链路来走，先定位，再对策。

2.1 第一步：区分传导干扰和辐射干扰

传导测试和辐射测试是两回事，整改手段也不同。传导干扰主要通过电源线、信号线传播，频率范围通常在150kHz到30MHz；辐射干扰通过空间传播，频率范围在30MHz到1GHz甚至更高。

拿到测试报告后，先看超标频段。如果是低频段超标，大概率是传导问题，重点查电源滤波和接地。如果是高频段超标，辐射的可能性更大，重点查环路面积、线缆辐射和屏蔽。当然，两者不是完全独立的，传导干扰也可能通过线缆辐射出去，所以要先解决传导，再看辐射是否跟着改善。

我一般会先用近场探头配合频谱仪，在板子上扫一遍，找出辐射热点。近场探头能区分电场和磁场，磁场探头对电流环路敏感，电场探头对电压跳变敏感。通过这个手段，可以快速判断是哪个区域在辐射，是MOS管开关环路还是电机线缆。

2.2 第二步：用排除法锁定干扰源

确定了大致的频段和区域后，下一步是锁定具体的干扰源。我的做法是分步断电或分步降频。

比如，先把PWM频率降低一半，看超标频点是否跟着移动。如果频点跟着移动，说明是PWM开关噪声；如果频点不动，说明是其他来源，比如MCU晶振或者电源开关频率。再把电机断开，只让驱动板跑PWM，看干扰是否还在。如果断开电机后干扰消失，说明干扰主要通过电机线缆辐射；如果还在，说明是板级问题。

还有一个办法是改变电机转速。如果干扰幅值随转速变化明显，说明和换相频率有关；如果基本不变，说明和PWM开关关系更大。这些手段不需要复杂设备，一台可调电源、一台示波器就能做初步判断。

2.3 第三步：确认耦合路径

锁定干扰源之后，还要确认它是怎么耦合出去的。常见的耦合路径有三种：传导耦合、容性耦合、感性耦合。

传导耦合通过共享阻抗传播，比如地线上的干扰电压。容性耦合通过寄生电容传播，比如MOS管漏极和散热器之间的寄生电容。感性耦合通过磁场传播，比如高频电流环路对附近走线的互感。

区分方法：如果是容性耦合，在干扰源和受害者之间加一块接地屏蔽板，干扰会明显下降；如果是感性耦合，改变走线方向或增加距离，干扰会下降；如果是传导耦合，改善接地或加滤波器有效。我通常会先用铜箔胶带做临时屏蔽，看效果如何，再决定最终方案。

3. 硬件整改的实战手段：从PCB到外围电路

定位清楚之后，整改手段就有了方向。我把硬件整改分成三个层面：PCB布局优化、外围滤波电路、屏蔽与接地。这三个层面要配合使用，单靠某一个往往不够。

3.1 PCB布局：把高频环路面积压到最小

这是最根本的手段，也是最容易被忽视的。很多EMI问题，其实在布局阶段就已经埋下了。

母线电容的摆放：陶瓷去耦电容必须紧贴MOS管的漏极和源极引脚，距离控制在5mm以内。电解电容可以稍远，但也要尽量靠近。高频电流从电容到MOS管的环路面积越小越好。我通常会在每个半桥的上下管旁边各放一个1μF到10μF的陶瓷电容，再在母线入口放一个100μF以上的电解电容。

栅极驱动走线：栅极驱动信号的回流路径要短，最好和源极走线并行或包地。栅极电阻靠近MOS管放置，不要放在驱动芯片那边。如果驱动芯片和MOS管距离较远，考虑用双绞线或屏蔽线连接。

相线走线：三相走线尽量短且粗，减少寄生电感。三根线尽量靠近走，或者用地线隔开。不要为了美观把相线绕来绕去，每多绕一圈，辐射就多一分。

地平面处理：功率地和信号地要分开，最后单点连接。功率地上的高频噪声不要让它窜到信号地。我通常会在驱动板底层铺完整的地平面，但功率部分和信号部分用开槽隔开，只在电源入口处连接。

3.2 外围滤波：该加什么、加在哪里、加多大

外围滤波是补救手段，但用对了效果立竿见影。

电源输入滤波：这是传导测试的第一道防线。典型的π型滤波，共模电感和X电容、Y电容组合。共模电感选的时候要注意额定电流和阻抗特性，不是感值越大越好。感值大了，体积大、直流电阻大，而且高频阻抗可能反而下降。我一般选在目标频段阻抗最高的型号，比如针对10MHz到30MHz，选镍锌材料的共模电感。

X电容跨接在火线和零线之间，抑制差模干扰；Y电容跨接在火线/零线和地之间，抑制共模干扰。Y电容的容量受漏电流限制，不能太大，一般几纳法到几十纳法。注意Y电容必须选安规电容，否则有安全隐患。

电机相线滤波：在相线上套磁环是最简单的办法。磁环要选对材料，低频用锰锌，高频用镍锌。套的位置靠近驱动板一端。如果效果不够，可以把三根相线同时穿过一个磁环，这样对共模干扰抑制效果更好。但要注意，三根线同时穿过时，差模信号不受影响，共模信号被抑制，这正是我们想要的。

MOS管缓冲电路：在MOS管漏源之间加RC吸收电路，可以减缓电压跳变。电阻一般几欧到几十欧，电容几百皮法到几纳法。这个电路会增加开关损耗，所以参数要折中。我通常先用示波器看漏源电压波形，如果振铃严重，再加RC吸收。振铃频率决定了RC的取值，一般让RC时间常数略大于振铃周期的一半。

3.3 屏蔽与接地：最后一道防线

屏蔽和接地是兜底手段，但做不好反而会引入新问题。

散热器屏蔽：MOS管通常固定在散热器上，散热器和MOS管漏极之间有寄生电容，这个电容会把开关噪声耦合到散热器上，散热器再辐射出去。解决办法是把散热器接地，但要注意，如果散热器同时固定多个MOS管，而这些MOS管的漏极电位不同，散热器不能直接接功率地，否则会短路。这时候可以用绝缘垫片把MOS管和散热器隔开，散热器单独接信号地或机壳地。

电机外壳屏蔽：如果电机外壳是金属的，把它接地可以有效减少辐射。但要注意，电机外壳接地要和驱动板接地一致，否则可能形成地环路，反而恶化。

线缆屏蔽：电机线缆如果用屏蔽线，屏蔽层要两端接地。一端接地的话，屏蔽层本身会变成天线。但两端接地可能引入地环路，这时候可以用磁环套在屏蔽层上，抑制高频地环路电流。

4. 软件层面的辅助手段：不增加成本的对策

硬件整改到位之后，软件层面还有一些手段可以进一步压低EMI，而且不增加物料成本。这些手段在STM32G431这类MCU上很容易实现。

4.1 随机化PWM频率：把窄带干扰摊开

固定频率的PWM，谐波能量集中在特定频点，测试时容易超标。如果把PWM频率在一定范围内随机抖动，谐波能量就被摊开到更宽的频带上，单个频点的幅值就降下来了。STM32G431的定时器支持这种操作，通过改变ARR值或者预分频器，让PWM频率在一定范围内变化。

实现的时候要注意，频率变化范围不能太大，否则会影响电机控制性能。一般±5%到±10%就够了。变化速率也要控制，太快了电机可能响应不过来，太慢了起不到摊开效果。我通常用伪随机序列，每几个PWM周期变一次。

4.2 优化开关时序：死区时间和开关沿

死区时间是为了防止上下管直通，但死区时间太长会导致电流畸变，反而产生低频谐波。死区时间要刚好够用，不能随意加大。我一般用示波器看上下管驱动波形，确保没有直通，然后尽量缩短死区。

开关沿的控制可以通过调整栅极驱动电流来实现。有些驱动芯片支持可调驱动电流，把驱动电流调小，开关沿变缓，EMI改善。但开关损耗增加，需要看热设计能不能接受。如果热余量够，这是一个很有效的办法。

4.3 调整调制策略：SVPWM vs SPWM

SVPWM的电压利用率比SPWM高，但开关次数也更多。在EMI压力大的场合，可以考虑用不连续PWM或者降低开关次数。比如，在每个扇区里，让某一相在一个PWM周期内不开关，这样可以减少三分之一的开关次数，EMI自然改善。代价是电流谐波增加，电机噪音可能变大。

还有一种做法是调整零矢量的分配方式。SVPWM里零矢量的作用时间分配不同，开关次数也不同。把零矢量集中在一端，可以减少开关次数，但电流纹波会变大。这个需要根据具体应用做权衡。

5. 几个我踩过的坑和反直觉的经验

这一部分是我觉得最有价值的内容，因为很多是文档里不会写的。

5.1 加电容不一定有用，有时候反而更糟

刚开始做整改的时候，我一看到辐射超标就加电容，结果有一次在MOS管漏源之间加了一个1nF的电容，辐射反而恶化了。后来用近场探头一看，加了电容之后，开关振铃频率变了，正好落在一个更敏感的频段上。而且电容和寄生电感形成了新的谐振回路，产生了新的辐射峰。

所以，加电容之前一定要先看波形，确认振铃频率和幅度，再决定加多大、加在哪里。盲目加电容，可能把问题从一个频段赶到另一个频段。

5.2 磁环不是万能的，选错材料等于没加

磁环的材料特性决定了它的有效频段。锰锌铁氧体磁导率高，但高频损耗大，适合低频段；镍锌铁氧体磁导率低，但高频损耗小，适合高频段。如果高频段用了锰锌磁环，磁环本身变成了一个导体，几乎不起作用。

我一般会准备几种不同材料的磁环，测试的时候逐个试。另外，磁环的尺寸也有影响，内径越小，套得越紧，效果越好。但太紧了不好装配，而且可能磨损线缆绝缘。

5.3 接地搞不好，屏蔽变天线

屏蔽和接地是双刃剑。我曾经把电机线缆的屏蔽层一端接地，结果辐射更差了。原因是屏蔽层没有接地的那一端，通过空间耦合到了干扰信号，整个屏蔽层变成了一个辐射天线。后来改成两端接地，辐射立刻降下来了。

但两端接地也有风险，如果驱动板和电机的地电位不同，屏蔽层上会有地环路电流，这个电流本身也会辐射。这时候可以在屏蔽层一端套一个磁环，抑制高频地环路电流，同时保持低频接地。

5.4 测试环境比整改手段更重要

这一点很多人忽视。同样的板子，在不同的测试环境里，结果可能差很多。线缆的摆放方向、长度、离参考地的距离，都会影响测试结果。我遇到过一块板子，在实验室测试超标，拿到外面测试就过了，原因就是实验室的参考地平面不够大，线缆耦合路径不同。

所以，整改的时候要固定测试条件，线缆长度、摆放位置、电机负载都要一致。否则你改了半天，可能只是测试条件变了，不是整改真的有效。

6. 从设计阶段就规避EMI：我的checklist

与其等出了问题再整改，不如在设计阶段就把该做的做了。下面是我自己在做无刷电机驱动板设计时用的checklist，分享出来供参考。

6.1 原理图阶段

• 母线陶瓷去耦电容是否紧贴MOS管？
• 栅极驱动电阻是否靠近MOS管？
• 相线是否有磁环或滤波预留位置？
• 电源输入是否有共模电感和X/Y电容预留位置？
• 散热器是否有接地预留？
• 电机线缆是否有屏蔽层接地预留？

6.2 PCB布局阶段

• 高频环路面积是否最小？
• 功率地和信号地是否分开？
• 晶振是否远离功率区域？
• 相线是否尽量短且不绕行？
• 底层是否有完整地平面？
• 散热器接地路径是否低阻抗？

6.3 调试阶段

• 先用近场探头扫一遍，找出热点。
• 用排除法锁定干扰源。
• 先解决传导，再看辐射。
• 每次只改一个变量，记录效果。
• 固定测试条件，避免误判。

这套checklist不能保证一次过，但能帮你少走很多弯路。我自己的经验是，如果在设计阶段就把前两项做好，后面整改的工作量能减少一半以上。

7. 关于STM32G431在无刷电机驱动中的EMI相关配置

既然热搜词里提到了STM32G431，我顺便说一下这颗MCU在无刷电机驱动中的一些EMI相关配置经验。STM32G431的主频是170MHz，做FOC运算绰绰有余，但高频时钟本身也是一个潜在的干扰源。

7.1 时钟配置

STM32G431可以用内部RC振荡器，也可以用外部晶振。内部RC的精度差一些，但省了两个引脚，而且没有外部晶振的辐射问题。如果应用对时钟精度要求不高，用内部RC可以简化布局，减少一个辐射源。如果必须用外部晶振，晶振要尽量靠近MCU，负载电容紧贴晶振，晶振下方不要走线，最好铺地隔离。

7.2 定时器配置

做FOC的时候，通常用高级定时器TIM1产生三路互补PWM。TIM1的时钟源来自APB2，频率较高。配置的时候注意，死区时间要合理，刹车功能要启用。另外，TIM1的输出引脚要配置成合适的驱动能力，驱动能力越强，开关沿越陡，EMI越差。如果驱动能力可调，适当降低驱动能力有助于改善EMI。

7.3 ADC采样与干扰

FOC需要采样相电流，ADC的采样时刻和PWM开关时刻要对齐，避开开关瞬间的噪声。STM32G431的ADC可以和定时器联动，在PWM周期的特定时刻触发采样。这个时刻要选在开关动作完成之后、电流稳定的时候。如果采样时刻不对，采到的电流值有噪声，会影响控制效果，也会让PWM占空比抖动，进一步恶化EMI。

7.4 调试接口

SWD调试接口在调试阶段很有用，但批量生产时建议禁用或移除。SWDIO和SWCLK两根线如果走线较长，会像天线一样辐射。如果必须保留，走线要短，最好包地。

8. 一些实测数据和对比

为了让大家有个直观感受，我整理了一组实测数据。测试对象是一块基于STM32G431的三相无刷电机驱动板，电机是24V永磁直流无刷电机，PWM频率24kHz，测试标准是CISPR 25 Class 5。

这组数据不是绝对的，不同板子、不同电机、不同测试环境都会有差异。但趋势是明确的：单一措施效果有限，综合整改才能拿到足够的余量。

9. 最后说几句实在的

EMI整改这件事，说难也难，说简单也简单。难的是干扰来源多、耦合路径复杂，有时候一个频点压下去了，另一个频点又冒出来。简单的是，只要你掌握了基本的排查方法，大部分问题都能定位到具体原因，然后对症下药。

我的经验是，不要指望一次整改就能过，留出足够的迭代时间。设计阶段多花一天做布局优化，调试阶段可能省一周。测试的时候固定条件，每次只改一个变量，记录清楚。磁环、电容这些器件，多准备几种规格，现场试比纸上算快得多。

还有一点，EMI整改不是越干净越好。过度的滤波和屏蔽会增加成本、体积和重量，还可能影响电机性能。目标是满足标准并留有一定余量，不是追求极致的低噪声。找到成本和性能的平衡点，才是工程上正确的做法。

如果你也在做无刷电机驱动，尤其是基于STM32G431这类MCU的方案，希望这些经验能帮你少踩几个坑。EMI问题虽然烦，但解决了之后回头看，其实都是可以理解和控制的。