企业官网建设流程全解析

19 年 PCB 硬件工程师（消费电子/工控/汽车电子多层板）整理。完整版 120 题带详细答题思路，覆盖六大模块，见文末。

模块目录一、PCB 设计基础与流程（20 题）二、高速布线与信号完整性（20 题）三、电源与电源完整性（20 题）四、EMC 电磁兼容（20 题）五、工艺 DFM 与生产（20 题）六、职场软实力与 HR 面（20 题）## 节选 20 题速览**1. 层数怎么定？**由信号密度/速率/电源复杂度决定。原则：高速走线层紧邻完整参考平面，叠层对称防翘曲，电源地紧耦合降阻抗。**2. 3W 原则是什么？**线中心距 3 倍线宽，降串扰约 70%。经验法则不是定律，关键总线靠仿真确认。**3. DDR 布线要点？**分组处理：数据组（DQ/DM/DQS）组内等长最严格；地址命令走 fly-by 拓扑；Vref 电容就近；全程不跨分割。**4. 差分线等长还是等距优先？**等长优先——相位差对信号影响大于耦合损失。间距一致保证差分阻抗连续。**5. 去耦电容怎么放？**小容量贴近引脚（回路最短），大容量可放宽；0.1μF+10μF+100μF 多值并联覆盖宽频；注意直流偏压下陶瓷容值衰减。**6. BUCK 电感布线要点？**输入电容紧靠 MOS/电感形成最小高频回路；SW 节点铜皮适中；反馈线远离开关节点。**7. 共模和差模干扰的区别？**差模在回路内，共模对地同相且经寄生参数成回路——辐射超标主因是共模。对策完全不同。**8. ESD 防护怎么设计？**TVS 靠近连接器、地过孔就近、走线留串联电阻位、敏感线包地，按 IEC61000-4-2 8kV/15kV 设计。**9. 什么时候分割地？**仅大电流隔离场景。多数情况完整统一地平面+合理分区优于分割——分割必须有单一回流桥。**10. BGA 扇出方式？**0.8/0.65mm 用 dog-bone；0.5mm 用盘中孔；0.35mm 以下必须 HDI。布局阶段就要算清通道。（完整版共 120 题，每题含思路要点）## 完整版获取《PCB 硬件工程师面试题库 120 题》PDF + 3 套简历模板（应届/1-3 年/5 年+），闲鱼搜索"PCB 面试题库"或私信。> 建议：每题先自己答，再对照思路，重点打磨自己项目的量化数据——面试官要听的是你的故事，不是标准答案。