企业官网建设流程全解析

做嵌入式这几年，我没少画STM32的板子。要说最该认真做、也最能锻炼人的一个项目，STM32F407ZGT6最小系统绝对算一个。这颗料基于Cortex-M4内核，最高168MHz主频，带FPU和DSP指令，1MB Flash、192KB SRAM，LQFP144封装，几乎把中高端MCU该有的外设都集齐了，USB OTG、以太网MAC、FSMC、SDIO、DCMI一个不少。但也正因为外设多、引脚密、电源域复杂，这颗料在最小系统环节特别容易翻车：VCAP忘接、晶振不起振、SWD连不上、复位被拉死……这些坑我基本都踩过一遍。

这篇文章适合正在做课程设计、毕业设计，或者刚接触ARM硬件设计想自己画板子的朋友。我会从方案选型、原理图设计、PCB布局布线到打样调试，把整套流程和实战中的坑一次性讲透。你可以直接照着抄，也可以拿它当检查清单来避坑。

1. 方案定位与器件选型：为什么是F407ZGT6

1.1 F407ZGT6到底强在哪

先把这个芯片的家底摸清楚。STM32F407ZGT6名字里的每个字母都有含义：Z代表144引脚封装，G代表1MB Flash，T代表LQFP封装，6代表工业级温度范围（-40℃到85℃）。整个F407系列里，ZGT6属于“满配”型号，144个引脚基本把所有外设都引出来了，后续做各种扩展板、驱动板、采集板，几乎不用换主控。

性能上有几个关键指标值得关注：168MHz主频下能跑到210 DMIPS，内部集成单精度FPU，做浮点运算不用再软件模拟；192KB SRAM在当时的MCU里算非常大的，跑复杂状态机、大缓冲区、图形点阵都没太大压力。外设方面，3个12位ADC、2个DAC、6个USART/UART、3个SPI、3个I2C、2个CAN、1个USB OTG FS/HS、1个以太网MAC——这些在最小系统板上全部引出，基本就是一颗“小处理器”了。

对比常见的F103C8T6，F407ZGT6在性能上完全是另一个量级。F103是Cortex-M3，72MHz，64KB Flash，20KB SRAM；F407是Cortex-M4F，168MHz，1MB Flash，192KB SRAM。如果你只是点个灯、转个舵机，F103确实够用，但只要涉及音频处理、图像采集、复杂算法、大容量存储，F407的优势就彻底体现出来了。所以我个人建议，如果预算允许、引脚需求不低，直接上用ZGT6做最小系统，后面做项目能少换好几次主控。

1.2 最小系统的“最小”到底是什么

很多新手容易有个误区，以为最小系统就是“芯片加个晶振加个电源”。真正工程意义上的最小系统，必须满足芯片正常工作的全部基本条件，缺一个都可能让芯片彻底罢工。

以STM32F407ZGT6为例，一个可靠的最小系统必须包含以下六大模块：

这个表格可以说是最小系统的“宪法”，设计时逐项打勾，基本就不会有大问题。其中最关键、也最容易被忽略的是VCAP引脚。F407内部有一个1.2V电压调节器，VCAP1和VCAP2就是它的输出引脚，必须各接一个2.2μF电容到地。如果这两个电容不接或值不对，内部内核电压域就不稳定，芯片的表现是：上电后电流正常、晶振也正常的，但就是连不上调试器、程序不跑。我见过太多人在这上面耗了两三天，最后发现罪魁祸首就是VCAP电容没焊。

1.3 核心器件选型清单

给出我实际验证过的BOM清单，都是通用料，嘉立创都能买到：

• 主控：STM32F407ZGT6，LQFP144封装
• LDO：AMS1117-3.3（简单便宜，但压差大、效率低）或ME6211/RT9013（低压差，500mA，适合电池供电场景）
• 电源电容：100nF 0603陶瓷电容×15个左右、10μF 0805×2个、1μF 0603×2个
• VCAP电容：2.2μF 0603×2个（必须！）
• 外部晶振：8MHz无源晶振×1，并联22pF电容×2
• RTC晶振（可选）：32.768kHz×1，并联15pF电容×2
• 复位电路：10kΩ电阻×1、100nF电容×1、轻触按键×1
• BOOT配置：10kΩ电阻×2（BOOT0、BOOT1下拉）
• 调试接口：4针排针×1（VCC/SWDIO/SWCLK/GND）
• 指示灯：LED×1、220Ω限流电阻×1

这个清单做出来的最小系统板，总成本控制在30元以内（不含PCB），性价比非常香。如果你想做USB供电，加一个Micro-USB座或Type-C座；如果要做串口调试，再加一颗CH340C和相应的接口电路，这些都是后话，最小系统本身不需要。

2. 原理图设计：每个引脚背后的设计逻辑

2.1 电源树设计：从5V到3.3V再到内部1.2V

F407ZGT6的工作电压范围是1.8V至3.6V，典型值是3.3V。最小系统板的电源输入一般来自USB的5V或外部稳压源，所以第一步是完成5V到3.3V的转换。

电源方案主流就两种：LDO和DC-DC。最小系统板我强烈推荐用LDO，理由很简单：噪声小、电路简单、元件少，而且F407本身功耗不算激进，168MHz全速跑加外设也就100mA左右，AMS1117-3.3的1A输出能力绰绰有余。DC-DC（比如MP2315、TPS54302）效率是高，但开关噪声对ADC采样精度和晶振稳定性都有潜在负面影响，如果是为了学最小系统设计，没必要一上来就上难度。

AMS1117-3.3的输入输出电容一定要按手册来：输入端放10μF+100nF，输出端放10μF+100nF。注意AMS1117对输出电容的ESR有要求，不能用ESR太低的陶瓷电容？实际上AMS1117是LDO不是DC-DC，用陶瓷电容没问题，但输出端那个10μF尽量用X5R或X7R材质，不要用Y5V，Y5V容量随温度漂移得很厉害。

还有一个细节：LDO输入端的5V入口，最好串一个肖特基二极管（如SS14）做防反接保护。反向电压接错直接烧LDO和芯片的案例我见太多了，一颗几毛钱的二极管能救回整块板子。如果你用USB供电，可以不加，但电源输入端一定要放一个100μF电解电容或钽电容，吸收热插拔时的浪涌。

3.3V生成之后，就是电源分配的问题。F407ZGT6有多个VDD引脚、一个VDDA引脚和一个VREF+引脚。数字电源VDD统一接3.3V网络，每个引脚旁边放100nF去耦电容。模拟电源VDDA和基准VREF+的处理要讲究些：VDDA建议通过磁珠（600Ω@100MHz）从3.3V隔离出来，磁珠后端再接100nF和10μF电容到地。如果只做数字电路、不用ADC，VDDA直接接3.3V也能跑，但既然画了最小系统板，留一个磁珠的位置成本几乎为零，后续做模拟采集时直接补上就行。

2.2 时钟电路：负载电容不是随便选的

F407ZGT6的时钟源有三个选项：内部HSI（16MHz）、外部HSE晶振、外部时钟信号。HSI精度只有1%左右，USB通信、CAN通信、以太网这些对时序敏感的外设必须用HSE，所以一个可靠的外部8MHz晶振是必须的。

晶振电路看起来就三个元件，但坑全在电容选值上。无源晶振有一个关键参数叫负载电容CL，常见值是12pF、18pF、20pF。设计时焊在板上的两个电容C1、C2，并不是简单等于CL，而是要满足：

CL = (C1 × C2) / (C1 + C2) + Cstray

其中Cstray是PCB走线和引脚寄生电容，通常估算3pF到5pF。假设你买的晶振规格是CL=20pF，Cstray取4pF，且C1=C2=C，那么：

CL = C/2 + 4 C = 2 × (20 - 4) = 32pF

所以理论上两个匹配电容应该是33pF（最接近的标称值）。但实际工程里，8MHz晶振配22pF电容也能起振，只是频率可能略有偏差。我的建议是：优先查看晶振数据手册的CL值，按上面的公式计算，再在33pF、27pF、22pF之间微调。如果手头没有数据手册、纯属“盲配”，8MHz晶振配两个22pF电容是经过大量开发板验证的稳妥方案，基本都能起振。

提示：晶振电路还有一个容易被忽略的点——晶振和两个负载电容必须尽可能靠近MCU的OSC_IN和OSC_OUT引脚，走线要短，且不要从晶振电路底下穿过其他数字信号线。晶振下面保持地平面完整，不要走线，这个习惯能帮你省掉很多EMI问题。

LSE（32.768kHz）低速晶振不是最小系统的必须项，只有用RTC实时时钟时才需要。如果板子上没放RTC电池座，LSE可以先不画，等需要时再加上。

2.3 复位与BOOT配置：启动顺序决定一切

F407的复位引脚NRST是低电平有效，内部有上拉，但外部必须再接一个上拉电阻（10kΩ）到3.3V，保证默认高电平。同时并在NRST和地之间放一个100nF电容，滤除高频噪声，防止误复位。这两个元件缺一个都不行，上拉电阻丢了会导致系统随机复位，电容丢了可能在电磁环境差的地方频繁死机。

复位按键是可选的。如果板上空间允许，建议放一个轻触按键，一端接NRST、另一端接地，按下时拉低复位。调试阶段这个按键非常有用，程序跑飞了按一下就能复位，不用反复插拔电源。

BOOT0和BOOT1决定了芯片上电后从哪段存储区启动。F407有三种启动方式：

正常运行时必须从主Flash启动，所以BOOT0和BOOT1都要拉低。直接用10kΩ电阻下拉到地是最保险的做法，不要悬空。悬空的引脚电平是不确定的，如果恰好被外部噪声拉高，上电后芯片进入ISP模式，你的程序就“神秘失踪”了。

BOOT0这个引脚我建议引出到排针上。日常用跳线帽接地（正常模式），需要串口升级固件时把跳线帽拔掉、接到3.3V，复位一下就能进入ISP模式。这个设计在前期调试和后期维护时特别实用，刷Bootloader都不用接调试器。

2.4 调试接口：SWD与JTAG学会做减法

F407ZGT6支持SWD和JTAG两种调试方式。JTAG需要5根线而且占用引脚多，SWD只要2根数据线加电源和地就能完成下载调试。现在市面上的ST-Link/V2、J-Link、DAP-Link全都支持SWD，所以最小系统板完全没有必要做JTAG接口，只留SWD四针即可。

SWD接口的引脚定义是：3V3、SWDIO、SWCLK、GND。SWDIO对应PA13，SWCLK对应PA14。这两个引脚在原理图设计时要加上下拉电阻：SWDIO上拉10kΩ，SWCLK下拉10kΩ。这是参考手册推荐的接法，能防止调试器连接瞬间的电平抖动导致通信失败。实际工程里两个都接上拉也能用，但不规范，没必要赌这个运气。

注意：PA13、PA14、PA15、PB3、PB4这五个引脚在F407上默认是调试功能。如果你在程序里把它们配置成普通GPIO，那么恭喜你，下一次连接调试器大概率会报“No target connected”。解决办法是按住复位键再连接调试器，趁芯片不运行的时候擦除Flash，或者用BOOT0拉高进入ISP，把Flash清了再连。这不是硬件设计错误，但每个新手都会遇到，提前打个预防针。

另外，SWD接口的GND不要只连一根细线，最好在PCB上单独铺一小块铜皮给调试接口，保证地电位一致。调试器连接不稳定很多时候不是程序问题，而是地线接触不良。

2.5 去耦电容与VCAP：最少但最容易出错的部分

去耦电容的原理我就不展开了，直接说结论。F407ZGT6的LQFP144封装上有十几个VDD/VSS引脚对，每个VDD引脚旁边必须放一个100nF陶瓷电容，电容一端接VDD、另一端接最近的VSS过孔。这一排电容的作用是在高频状态下为芯片内部逻辑门的开关动作提供瞬态能量，没有它们，芯片在高速运行时电源电压会产生明显跌落，轻则运行不稳定，重则直接死机。

去耦电容的摆放有讲究：电容必须紧贴对应的VDD引脚，走线尽可能短、尽可能宽，最好从电容焊盘直接打过孔到地平面，形成最短的回流路径。你可以在PCB布局时先把所有电容放在MCU四周的引脚旁边，再逐个检查间距和走线。这个环节比较耗费耐心，但直接决定电源质量。

VCAP1和VCAP2是F407内部1.2V稳压器的输出引脚，各接一个2.2μF电容到地。这里有个细节：2.2μF不是随便选的，太小会导致稳压器环路不稳定，太大会延长上电建立时间。电容材质用X5R或X7R陶瓷电容，耐压6.3V或10V就够。我见过有人用100nF代替，芯片能工作但偶尔出现诡异死机；也有人用10μF，上电后芯片能跑，但功耗异常偏高。所以老老实实按手册来，2.2μF就是2.2μF。

3. PCB布局布线：LQFP144扇出与信号完整性实战

3.1 双层板还是四层板：别拍脑袋决定

F407ZGT6是LQFP144封装，20mm×20mm，引脚间距0.5mm。这个封装的扇出密度很大，但并非一定要四层板才能搞定。我做过的项目里，纯数字逻辑的最小系统板用双层板跑168MHz也完全没问题，关键看你外接了什么高速外设。

我的建议分两种情况：

如果最小系统板只做核心板，引出排针让用户扩展，双层板完全够用。因为绝大多数引脚走的是低速信号，只要保证地平面尽量完整、关键信号走线短、电源线加粗，两层板完全可以稳定运行。

如果你打算在板上集成USB高速、以太网PHY、SDRAM、DCMI摄像头接口这些东西，那就老老实实上四层板。四层板的层叠结构是：TOP信号层、GND完整地平面、3V3电源层、BOTTOM信号/铺铜。完整的参考平面能极大降低信号回流面积，减少EMI辐射，也让叠层间的阻抗更容易控制。

四层板比双层板的成本高30元左右（以嘉立创常规打样为例），但对调试时间来说这点成本微不足道。如果你想一版成功，我推荐直接上四层板，在GND层挖空、电源层分割这些操作都更方便。

3.2 布局顺序：从电源入口到MCU

PCB布局就像装修房子，先定大件，再填细节。我的习惯顺序是：

第一步，固定接口位置。电源输入（USB座或排针）、SWD调试口、复位按键全部放在板边，方便插拔和操作。SWD口尽量靠近MCU，减少调试走线长度。

第二步，固定MCU位置。主控芯片放在板子中心偏上位置，四周留出至少5mm空间给去耦电容和走线。LQFP144的体积大，如果旁边有排针，要预留排针焊接位置，避免冲突。

第三步，布置电源电路。LDO靠近电源输入接口，输入电容紧贴LDO输入引脚，输出电容紧贴输出引脚。3.3V走线尽量短，并且优先从LDO输出端向MCU方向走一条粗的主干道（至少20mil，建议35mil），MCU的每个电源引脚再通过去耦电容就近接入此主干道。

第四步，处理晶振电路。8MHz晶振和两个22pF电容放在MCU的OSC_IN（PH0）和OSC_OUT（PH1）引脚旁边，尽量减少走线长度。晶振下方不要有地平面被信号线切断，这是确保起振稳定性的关键。32.768kHz晶振如果放了，同理放在对应LSE引脚附近，但优先级低于HSE晶振。

第五步，放置去耦电容。把MCU周围所有100nF电容逐个放到对应VDD引脚的正前方，确保从MCU引脚出来先到电容再到地过孔。这个顺序很重要——如果电容在远处，引线上串入了更多寄生电感，去耦效果大打折扣。

3.3 LQFP144的扇出策略

LQFP144的四个边各有36个引脚，间距0.5mm，这个间距对PCB工艺来说并不恐怖（设0.15mm的线宽和线距就能做），真正考验的是扇出走线的规划。我的经验是：

0.5mm间距下，焊盘宽度约0.27mm（嘉立创封装库标准），焊盘间隙只有0.23mm左右。如果用0.15mm（6mil）线宽，从焊盘引出时线刚好能从两个焊盘之间穿过，但你需要考虑过孔的位置。我的做法是：内圈引脚直接向芯片外侧走线到附近的过孔，外圈引脚可以向外直接打孔或走一小段再到过孔。过孔尽量放在引脚之间而不是焊盘正上方，这样方便后续检查和返修。

过孔尺寸选外径0.5mm、内径0.25mm比较平衡，既能可靠过电流，又不大到影响周围走线。信号过孔的电流容量足够。如果引脚扇出后与过孔太近导致焊盘被破坏，可以将芯片方向旋转45度，让引脚斜向扇出，这是LQFP封装布线常用的进阶技巧，新手可以先按常规方式来。

扇出完成之后，所有引出的信号走线尽量走在BOTTOM层或TOP层，GND层保持完整。走线的顺序是先走电源和地，再走高速信号（USB、时钟），最后是普通GPIO。GPIO之间没有顺序要求，可以怎么顺怎么来，这也是LQFP封装比BGA封装友好的地方。

3.4 地平面与回流路径：信号完整性不至于玄学

很多人一听到信号完整性就头大，觉得是玄学。其实落到最小系统板上，核心就一句话：所有信号电流都必须有一个回流路径，而且回流的路径要尽量短、尽量贴着信号走线走。

在四层板上，GND层就是回流的“高速公路”。信号在TOP层走，电流从驱动端流经负载后，会从最近的GND过孔回到地平面，再流回驱动端的GND引脚。如果这个回流路径被挖断或绕远路，就形成了一个大环路天线，轻则产生EMI辐射干扰周围电路，重则信号质量劣化导致功能异常。

落实到操作面上，有几条硬性规则：

• GND层在MCU芯片下方不要大面积挖空，除非万不得已（比如天线净空区）
• 信号过孔旁边尽量配一个GND过孔，让回流电流能迅速切换层
• 晶振、USB、时钟这些敏感信号下方不要走数字信号线
• 双层板不能铺一个连续GND层，所以要用“铺铜+过孔成群”的方式，把顶层和底层的GND区域用大量过孔缝合起来，形成一个地网

“过孔缝合”是双层板设计的救命稻草。你可以在板子边缘和MCU周围打一圈GND过孔（间距约3~5mm），把顶层和底层的GND铜皮连接起来，减少上下层地电位差，也降低环路面积。

3.5 特殊信号处理：USB与ADC参考

如果最小系统板上加了USB-C或Micro-USB座，F407的USB OTG FS引脚（PA11/DM， PA12/DP）需要走差分线。虽然USB 2.0全速只有12Mbps，频率不高，但90Ω±10%的差分阻抗仍然推荐保持。PCB走线时，D+和D-尽量等长、并排走，间距10mil左右，长度控制在50mm以内就越短越好。如果板面积紧张，稍微不对称问题也不大，全速USB对差分偏移不敏感，但要避免在走线途中打孔换层。

如果板上引出了ADC引脚，打算将来做模拟采集，那VREF+的处理就要上心。VREF+是ADC的基准电压，建议通过磁珠从3.3V隔离出来，后端放100nF和10μF电容。如果追求精度，也可以预留一个REF3030这类基准芯片的位置，用跳线选择用内置基准还是外部基准。最小系统板不强制做这些，但预留焊盘位成本为零，后续想扩展就方便了。

4. 打样与焊接调试：从Gerber到点亮LED的实战记录

4.1 Gerber输出与生产文件

画完PCB、跑完DRC之后，下一步就是输出生产文件。我用过Altium Designer和嘉立创EDA，两者都支持RS-274X格式的Gerber文件。输出设置有几个关键点：

• 格式选RS-274X（Gerber X2），精度选2:5（即0.01mil分辨率），绝大多数板厂都支持
• 钻孔文件选Excellon格式，单位用公制
• 输出层勾选：全部信号层、全部电源/地平面层、丝印层、阻焊层、助焊层、钻孔层
• 如果是四层板，GND和3V3层必须输出负片？不需要，现在的EDA工具都支持正片输出，板厂能自动识别

我用嘉立创打样比较多，直接在“PC端客户端-一键下单”导入Gerber，选择板厚1.6mm、铜厚1oz、表面处理选沉金，费用几十块、交期2~3天，效率很高。如果你是手工焊接，表面处理选HASL（喷锡）就行，成本更低，但焊盘的平整度不如沉金。如果要贴片或者引脚间距很小（0.5mm的LQFP144），请直接选沉金，喷锡焊盘不平整容易导致虚焊。

提示：出Gerber前一定把“用圆弧替代圆周插补”等选项设置好，否则钻孔文件可能被板厂拒收或者孔位偏移。另外，PCB边界的板框线必须在“Keep-Out Layer”层画闭合，并且连接成封闭图形，这决定了自动报价和开槽的正确性。

4.2 焊接LQFP144：手工也能焊，但要注意节奏

LQFP144的0.5mm引脚间距对新手来说有一定挑战，但练习几次就能掌握。我最推荐的方法是拖焊法：

• 先把芯片对准PCB上的丝印框，确保第一脚方向正确（丝印上有圆点或斜角标记）
• 用烙铁加锡固定芯片对角线的两个引脚，先让芯片“站住”
• 然后沿着所有引脚方向，用烙铁尖加松香焊锡丝沿着一排引脚快速拖过，让焊锡自然润湿每个焊盘
• 拖完再用松香洗板水清洗助焊剂残留，用放大镜或手机微距检查有没有桥连

如果发现引脚桥连，可以用吸锡带配合松香把多余的锡吸走，或者继续用烙铁加热加松香让焊锡自然分离。我个人的体会是：拖焊时烙铁温度设在350℃左右，焊锡丝选0.5mm直径含松香芯的，过高的温度会把引脚和焊盘氧化，导致焊锡不润湿。

焊接前仔细检查一步：LQFP144芯片第一脚标志要和PCB丝印一致，装反了轻则无法下载，重则烧毁芯片。我栽过一次跟头，焊接时没看方向，焊完连ST-Link直接没反应，最后用热风枪拆下来重新焊才对。这一步真的不能省。

4.3 上电调试顺序：先量电压再烧程序

焊接完成别急着上电，先目测一遍所有引脚有没有桥连，特别是VCAP和电源引脚附近。然后按以下顺序逐项调试：

第一步，空载测电源。不要焊MCU，先上电，用万用表量LDO输出是否为3.3V。如果LDO输出异常（偏高或偏低），检查输入电源是否正常、LDO极性是否接反、输出电容是否焊好。这颗料比较容易因为引脚焊盘桥连导致短路，上电后会发出明显热特征，摸板子能感觉到。

第二步，焊上MCU后再测。正常上电后，量几个关键测试点的电压：每个VDD引脚附近的3.3V、VDDA的3.3V、VREF+的3.3V，以及VCAP1和VCAP2引脚的电压——这个应该在1.2V左右。如果VCAP电压为0，优先检查2.2μF电容的封装和焊接；如果VCAP电压异常低，查一下这两个电容是否漏电或焊错位置。

第三步，检查晶振。可以用示波器探头点在OSC_OUT引脚上看8MHz波形，但更简单的方法是用MCO引脚输出时钟信号。配置PA8为MCO，选择HSE时钟输出，用示波器看PA8上是否有8MHz波形。如果晶振没起振，程序下进去也没反应，排查方向是负载电容值、晶振是否虚焊、晶振是否贴反。

第四步，连接SWD。用ST-Link连接SWDIO、SWCLK、3V3、GND，打开STM32CubeProgrammer或Keil MDK，点击“Connect”。如果能读到芯片ID（0x413），说明核心电路基本OK，可以开始点灯了。如果提示连接失败，按前面说的降低SWD时钟速度到100kHz再试，或者按住复位键连接。

4.4 常见故障排查速查表

汇总这些年做F407板子遇到的高频问题，做成速查表，方便你排障时对照：

这个表基本覆盖了新手阶段90%的问题。实在找不到原因时，我的土办法是：用热风枪把芯片拆下来，重新再焊一遍。很多时候“疑难杂症”其实只是某个引脚虚焊，重焊一次就解决了。

4.5 关于PCB设计的几点补充经验

除了常规布局布线，这里有几点容易被忽略但影响很大的经验：

第一，电源线和地线别用细线。3.3V主干道至少20mil，GND尽量不走细线而是直接铺铜。很多双层板跑得不稳定的根因是地线太细，地电位在负载变化时产生较大噪声，MCU的复位、ADC、通信全部跟着抽风。最小系统板上，GND多边形会把所有GND引脚通过过孔连成一张网，信号回流自然就通顺了。

第二，0.5mm引脚间距的LQFP焊盘，建议把焊盘宽度设为0.3mm左右。如果焊盘太窄，焊接容错率低；太宽又容易桥连。嘉立创EDA的封装库参数是经过实际验证的，直接用默认就可以，不用自己调得太激进。

第三，把丝印信息写全。板上需要标注的丝印包括：3.3V和GND的极性标记、SWD口的Pin1方向、USB座的VCC/GND标记、板号和版本号。等我再次拿到试产回来的板子，如果丝印不清晰，排障时会浪费很多无意义的时间。

第四，打过孔时注意过孔不要打在焊盘上（除非做盘内置过孔），否则焊接时焊锡会从过孔漏走，造成空焊。过孔与焊盘的间距建议至少0.3mm。如果做LQFP封装扇出，过孔不可避免会离焊盘很近，那就把过孔放在焊盘连线外侧0.5mm以上，保证安全距离。

最后再分享一个小技巧：在PCB底层留几个空的测试点（Test Point），把几个关键电压引出。打样回来后用万用表探针可以直接量测，不用把示波器探头怼在芯片引脚上，调试方便很多。这个习惯我后来一直保留，不管是做最小系统还是复杂的四层板，都很有用。

F407ZGT6最小系统是我认为最值得焊一块的入门级ARM板。它不复杂，但对电源、时钟、启动逻辑的理解要求是实打实的。把这块板子的每一道流程走一遍，你基本就掌握了大部分MCU硬件设计的底层套路——后面再画双核处理器、FPGA、高速数模混合板，底层逻辑都是相通的。如果你正在做这块板子，遇到具体问题可以在评论区把现象和排查过程发出来，大家一起看看。