企业官网建设流程全解析

做变频器、电机驱动或者工业现场采集的人，迟早会和模拟信号隔离打交道。电压采样、电流采样、4-20mA环路，一边是高压主回路，一边是DSP和单片机，中间的模拟量既不能直接共地，又不能用普通数字光耦一段一段搬，最土也最稳的方案之一就是HCNR200这种线性光耦。我最早用HCNR200是在一块三相电流采样板上，当时为了省成本没上隔离运放，结果按手册搭完电路之后，输出误差比预期大了一倍，排查了整整一天，最后问题出在K2/K1初始偏差上。这篇文章就围绕HCNR200从原理、电路设计到误差预算完整过一遍，重点放在手册上写得比较含蓄、实际工程里又非踩不可的地方。

HCNR200的本质是“以光为媒介、以电流为信号的伺服复制结构”，理解这一点之后，外围电路怎么搭、误差从哪里来、校准怎么做，全部都是顺理成章的事情。文章会包含完整的拓扑推导、元件选型逻辑、定量误差计算实例，以及我实际调试中遇到的振荡、漂移和串扰问题的排查过程。

1. HCNR200在忙什么：一套巧妙的“光反馈伺服”结构

1.1 普通光耦为什么不能传输模拟信号

很多人刚接触线性光耦时会有一个疑问：普通光耦不也是“输入电流转光、光转输出电流”吗？为什么普通光耦不能直接传模拟信号？

普通光耦的核心问题是它的电流传输比CTR不是一个稳定值。CTR会随输入LED电流变化，小电流时增益低，大电流时增益高，是一条明显的非线性曲线；同时LED的光功率随温度变化非常显著，约0.5%/°C量级，再加上器件之间的离散性很大，同一批次两个光耦的CTR可能差30%以上。这些因素叠加在一起，普通光耦传数字信号没有问题，因为数字信号只看高低电平阈值，但对模拟信号来说每个百分比都是误差。

线性光耦不是把光耦本身做得“线性”了，而是通过电路结构把非线性补偿掉。HCNR200的理论基础是这样的：既然LED和光电二极管都是非线性元件，与其去消除它们的非线性，不如创造一个闭环环境，让LED的光输出被强制稳定在一个由输入信号决定的值上，再用另一个匹配的光电二极管把这个光信号“抄”出来。

1.2 双光电二极管如何实现以光为媒介的电流复制

HCNR200的内部结构不复杂，一颗LED加两个光电二极管PD1、PD2，封装在同一个DIP-8里。工作时LED发光，两个光电二极管同时接收这份光通量，分别产生光电流IPD1和IPD2。注意这两个光电二极管是做在同一颗芯片上的，工艺、材料、温度环境完全一致，所以它们的电流响应高度匹配。

这就引出了两个关键参数：

• K1 = IPD1 / IF，LED正向电流到PD1电流的传递系数
• K2 = IPD2 / IF，LED正向电流到PD2电流的传递系数

单个K1、K2的绝对值受LED发光效率影响很大，随温度变化明显，但比值K2/K1非常稳定。HCNR200数据手册给出的K2/K1典型值为1.000，器件范围在0.95到1.05之间。这个比值才是整个隔离电路真正的“增益核心”，而它恰好不依赖LED的绝对光效。换句话说，LED的发光效率无论是变热、变老、还是批次差异，只要两个光电二极管收到的光通量变化比例一致，K2/K1就基本纹丝不动。

我们把这种结构称为“伺服式”补偿，因为它和电压反馈稳压力一个道理：输入信号不断修正LED的驱动电流，LED实际发出多少光不重要，重要的是PD1这边“看到”的光电流精确等于输入电流，而PD2在同一个光场里复制出一份等比例电流。关于K1、K2的具体数值，我建议以你手上的具体批次数据手册为准，常见典型值在0.0048左右，也就是IF每流过1mA大约产生4.8µA光电流，设计时按这个数量级去匹配电阻就可以了。

理解了这层原理，下面整个外围电路的推导就不再是背图了，而是每一步都对应着“强制电流相等”这个物理约束。

2. 外围电路推导与元件选型：从VIN到VOUT的分步走

2.1 一边伺服、一边镜像的运放拓扑

HCNR200的经典应用电路需要两个运放，一个在隔离前级，一个在隔离后级。先看前级，这是整个电路的灵魂所在。

输入电压VIN通过电阻R1接入运放A1的反相输入端，PD1跨接在A1的反相输入端和地之间，注意PD1的极性：阳极接地，阴极接反相输入端。A1输出端直接驱动HCNR200的LED，LED的阴极接初级侧地。运放A1的另一个作用是迫使反相输入端保持虚地，也就是0V。稳态下，流过R1的电流Vin/R1没有办法流进运放输入端，只能全部通过PD1流向地。于是得到一个硬约束：

IPD1 = VIN / R1

而IPD1又等于K1乘以LED电流IF，所以前级运放实际上在自动调节IF，使IPD1始终等于输入电流。无论LED光效怎么变、温度怎么变，这个闭环都会把IPD1拉回到VIN/R1，从而间接控制LED的光输出。这就是上一节说的伺服作用，LED在这里只是一个电流控制的“光源执行器”。

后级电路就简单多了，PD2的阳极接次级侧地，阴极接运放A2的反相输入端，反馈电阻R2跨接在A2反相输入端和输出端之间。A2的非反相输入端接地。PD2产生的光电流IPD2无法流进A2输入端，只能流过R2，于是输出电压：

VOUT = IPD2 × R2

把IPD2换成K2×IF，IPD1换成K1×IF，联立两个方程消掉IF，得到最终传递关系：

VOUT = VIN × (R2 / R1) × (K2 / K1)

这个式子说明三件事：第一，增益由电阻比决定，和LED的绝对光效无关；第二，K2/K1作为残余增益系数，典型值接近1；第三，如果想调整放大倍数，改变R1、R2的比值就行，不需要改变电路结构。

我这里把参考地都画成了“GND1”和“GND2”两个独立的地，实际就是隔离两侧的地系统。有人会在次级侧直接接大地，初级侧接系统内部的信号地，这没问题，关键是不能把它们在PCB上短接，否则隔离就失去意义了。

2.2 R1、R2、补偿电容和运放的选择逻辑

R1和R2决定了信号电流的范围，也决定了误差的相对大小。核心权衡是这样的：R1越小，在相同输入电压下流过PD1的电流越大，信噪比越高，暗电流和失调的影响相对越小，但LED驱动电流IF也会更大，带来LED发热和光衰加速；R1过大，信号电流变成几百纳安甚至几十纳安，暗电流、运放偏置电流、PCB漏电流就开始蚕食精度。

我习惯先把输入信号对应的最大光电二极管电流定在5µA到50µA之间。以0-5V输入为例，R1取100kΩ，最大输入5V时IPD1=50µA；R1取1MΩ时最大只有5µA，这时对PCB清洁度和运放偏置电流的要求就比较苛刻了。R2的选择和R1配套，如果希望电压增益为1，R2直接等于R1；如果需要放大，比如把±50mV的分流器电压放大到0-5V，R2/R1就要做到100倍左右。需要提醒的是，放大倍数越高，后级对运放失调和偏置越敏感，R2的阻值超过1MΩ之后，反馈电阻本身的热噪声也会明显上升。

补偿电容是HCNR200电路里最容易被忽略的元件。前级运放的反馈环里包含LED和PD1，存在很大的寄生延迟，这个环路不加补偿电容几乎必然振荡。常规做法是在A1的反相输入端和输出端之间并联一个小电容Cf1，也就是和LED串联电容。Cf1的取值和R1有关，时间常数R1×Cf1决定了输入信号的带宽。我实际调过的几块板子，R1=100kΩ时Cf1取100pF附近，信号带宽在15kHz到20kHz左右，正好覆盖工业采样的需求。如果追求更高的带宽，只能减小R1同时按比例减小Cf1，但这时要注意LED电流增大的副作用。

运放的选型也有讲究。前级运放A1需要能在虚地附近稳定输出驱动LED的电流，要求不太高的场合用普通精密运放即可。但要注意两点：一是运放的偏置电流，它是直接叠加在IPD1上的误差源；二是运放的失调电压，VOS会直接等效成输入端的附加电压。对高电阻设计方案，建议用偏置电流在皮安级的CMOS运放或FET输入运放，比如常见的OPA2376、AD8628这类。后级A2对失调的要求同样不能放松，因为VOS会被直接串入输出端。

2.3 单电源与双电源的偏置方案对比

HCNR200电路本身是双极性方案，如果信号有正有负，运放必须用双电源供电，这个没什么可商量的。但很多工业场景是单电源供电，比如传感器输出0-5V，单片机是5V或3.3V单电源系统，这时候有两条路可以走。

第一条路是在初级侧给信号叠加一个直流偏置，把双极性信号平移成单极性信号。具体做法是把运放A1的非反相输入端从接地改为接一个基准电压VREF，同时输入电阻网络里也引入VREF。这样传递关系变成输出等于（VIN-VREF）乘以增益再加VREF，相当于把整个信号平移到以VREF为中心。次级侧通过差分运算或者在ADC端用软件减去这个偏置。这条路的代价是ADC的测量范围被打折，VREF附近的一段成为无用区，同时VREF的稳定性直接进入误差链。

第二条路是老老实实做一个负电源给运放供电，用一个电荷泵或者隔离电源模块产生-5V，这样电路保持最简单最准确的形态，信号全摆幅利用。我在现场设备里遇到双极性信号时基本都选这条路，因为多一个负电源的成本往往比后期去校准偏置误差付出的调试成本低得多。单电源方案只用在输入信号确定为正、且系统对精度要求不极端的场合。

还有一个细节：次级侧如果接ADC，要考虑ADC输入范围余量，避免输出电压贴到轨导致削顶。设计时给输出留5%到10%的裕量比较稳妥，比如ADC满量程5V的信号，可以把输出设计成最大4.75V，把余量留给增益偏差和过冲。

3. 误差来源拆解：哪些能校准、哪些会赖着不走

3.1 K2/K1初始偏差只能靠校

HCNR200数据手册给出的K2/K1范围是0.95到1.05，意味着初始增益误差最大可能达到±5%。这不是电路设计缺陷，而是两个光电二极管在同一颗芯片上也做不到完全一致的工艺偏差。这个误差的特点是随批次和器件而定，每一颗的偏差方向不同，但它基本不随时间变化，温度变化的影响也小。

正因为这个特性，K2/K1初始偏差非常适合校准。最简单的办法是软件单点校准：在系统初始化时让输入端接入一个精确的参考电压，测得输出端实际值，计算一个增益修正系数存入EEPROM或Flash。更严谨的做法是两点校准，分别测量接近零点和接近满量程的两个点的实际输出，计算出斜率和截距，同时把失调也一起消掉。对于大多数工业采集通道，两点校准之后的精度可以把±5%的初始偏差压缩到±0.1%以内，剩余的主要是非线性和温度漂移。

有一点必须提醒：如果你在产品里做了一点校准时，只校了增益没校零点，那输出端的运放失调和暗电流产生的固定偏置仍然存在。所以两点校准是更推荐的做法，它一次把“斜率”和“截距”都校掉了。校准之后如果环境温度变化很大，还要考虑残余温漂的水平，这个下一节细说。

3.2 非线性和暗电流：信号电平越低越需要较真的两项

非线性误差来自LED和光电二极管在不同工作电流下的K值微变。HCNR200在典型工作条件下线性度约为0.01%，最坏条件下0.05%。乍看很小，但注意这是相对值：0.05%对应满量程5V是2.5mV。如果你的系统目标是16位精度，5V满量程对应的1LSB只有76µV，2.5mV的非线性误差相当于33个LSB，这个数量级就不能说“无所谓”了。所以设计目标必须想清楚，HCNR200适合12到14位级别的隔离采集，做到16位需要非常小心，通常要配合软件线性化。

暗电流是另一个容易被低估的误差源。PD1和PD2在没有光照时也存在很小的泄漏电流，25°C时大约在纳安级别，温度升高到85°C会增加到几十纳安。如果R2取100kΩ，后级输出端的暗电流贡献就是几毫伏；如果R2取1MΩ，那就变成几十毫伏量级。暗电流和信号电流是比例叠加的关系，信号电流越大暗电流占比越小，所以低信号电平设计最怕暗电流。应对方法就是前面说的，把设计信号电流尽量定在十几微安以上，同时保持PCB清洁，避免漏电流叠加在暗电流上。

还要提一下LED老化。LED的光输出会随着使用时间衰减，但前面说过了，因为伺服结构控制的是PD1的电流，LED衰老后IF会自动增大来补偿光效降低，输出端信号几乎不受影响。真正受老化影响的是LED的结温和寿命，如果你把IF长期推在20mA以上，老化速度会明显加快，最终可能出现IF到达运放输出能力上限而无法继续补偿的情况。所以设计时IF要留裕量，不要用满。

3.3 温漂与老化：伺服结构能救的部分和救不了的部分

HCNR200最大的卖点就是温漂小，但要分清是哪个参数温漂小。K1、K2本身的温漂并不小，前面说过LED光效随温度变化可以有0.5%/°C量级，如果只看LED电流IF，你会发现它随温度明显变化。但输出端最终使用的是K2/K1这个比值，两个光电二极管几乎同步变化，比值温漂就小得多，实测典型在几十ppm/°C量级。

这意味着什么？一个以0-50°C变化的工业环境，温差50°C，如果K2/K1温漂是60ppm/°C，那么总变化只有0.3%，这个水平对大多数采集通道都是可以接受的。真正需要担心的是如果电路里只有单点校准，而且在某个固定温度下校的，那么温度偏离校准点后，0.3%的误差会出现。要在宽温区内保持高精度，除了选温漂更小的器件，还可以考虑在系统内放置温度传感器，建立温度补偿表。不过对绝大多数应用来说，HCNR200配合两点校准已经够用，再往上加补偿的性价比就很低了。

伺服结构救不了的部分是运放本身的温漂。前级运放的失调电压温漂直接折算到输入端，后级运放的失调温漂直接叠加到输出端，这部分和HCNR200无关，完全取决于你选的是什么运放。选一颗低失调温漂的低失调运放，对整体精度的影响有时比光耦本身还大。

4. 一个0-5V隔离通道的误差预算实例

4.1 设定设计指标与元件参数

为了把前面那些误差源落成可以评估的数字，我们设计一个具体的隔离通道。指标如下：

• 输入信号：0-5V直流
• 输出范围：0-5V，单端
• 目标精度：常温下误差不超过满量程的±0.2%
• 工作温度：-20°C到+60°C
• ADC分辨率：12位

电路参数：R1=R2=100kΩ，理论增益1；前级运放选OPA2376，VOS典型值0.005mV，偏置电流0.2pA；后级运放同为OPA2376；HCNR200的K2/K1按范围0.95-1.05、线性度0.05%、K2/K1温漂按60ppm/°C估算；暗电流25°C时取1nA，85°C时取50nA，60°C时我们插值估计为20nA。

这个配置下，最大信号电流IPD1=50µA，工作点在HCNR200的推荐范围内，IF大约为50/0.0048=10.4mA，没有超过20mA上限，但也不算太小，LED余量是够的。

4.2 逐项计算误差并合成最坏情况

先看初始误差。K2/K1偏差按最坏±5%计，折合输出5V时偏差最大250mV。这个误差无法通过设计消除，只能通过两点校准处理。这里我们做两个假设：一是校准在25°C完成，所以初始偏差在常温下理论上被压到接近0；二是校准本身的参考源误差这里暂时不计。

再看线性度误差，0.05%满量程，也就是5V×0.05%=2.5mV，输出端直接出现。这个值即使折算到12位ADC（1LSB=1.22mV）也有2个LSB左右，属于“可见”的误差，压缩不掉的想办法。

然后看温漂。工作温度范围是-20°C到+60°C，相对校准点的偏移最大35°C，K2/K1温漂按60ppm/°C计算，35°C累积为0.21%，折合输出5V为10.5mV。加上运放失调温漂，OPA2376的VOS温漂典型在1µV/°C左右，折算后5V满量程的贡献不到0.2mV，可以忽略，但后级运放的失调是直接加在输出端的，1µV/°C×35°C等于35µV，非常小。

再看暗电流。60°C时估算PD2暗电流20nA，折算到R2=100kΩ上为2mV。但注意这里的暗电流同时存在于PD1和PD2。PD1暗电流会通过伺服环路产生一个附加的LED偏置电流，但最终在输出端的表现是次级侧暗电流直接贡献2mV，初级侧暗电流经由K2/K1放大后的贡献约2mV×（1）=2mV，合计约4mV。

把这些最坏情况相加，总误差大约为：线性度2.5mV + 温漂10.5mV + 暗电流4mV + 校准残留（假设校准后还剩0.05%-0.1%，取中间0.075%，即3.75mV）= 20.75mV，折合满量程0.42%。这个值已经超出了目标±0.2%的要求。

那怎么把它压回到0.2%以内呢？有几个方向：一是把校准温度点移到工作温度范围的中间（比如25°C），这样最大温漂偏移从35°C降到35°C仍然存在，因为极限温度是-20°C和60°C，无论校准点选在哪，单侧也就35°C，差值不变，所以温漂预算改不了；二是改用K2/K1温漂更小的器件，比如筛选过的批次；三是把R2减小，降低暗电流的毫伏数，比如R2改成50kΩ，增益变为0.5，再在输出端用运放放大2倍。这个方法能有效减小暗电流影响。四是做温度补偿表，把温漂进一步压下去。最终我实际采用的办法是两点校准加温度补偿表，把总误差控制在0.15%左右。

4.3 如何验证精度预算是否成立

误差预算算完之后，必须在样机上实测验证，不能只停留在纸面上。我的验证方法是这样的，准备一台六位半万用表和一台高精度直流源，把输入设成0V、1V、2V、3V、4V、5V六个点，分别在25°C和60°C下测量输出电压，记录数据后和理论值对比，计算实际误差。如果发现某个点偏差明显大于预算，先别急着怀疑HCNR200，用万用表直接量运放关键节点电压，确认虚地是否真的为0V，LED驱动电流是否在设计范围内。我遇到过一次这样的情况：实测误差比预算大很多，最后发现是R2电阻精度只有1%，而不是光耦的问题。所以元件选型时，R1、R2建议选0.1%精度的薄膜电阻，否则电阻误差会直接顶掉预算的一半。

校准的实现在固件里也很简单。初始化时把通道短接到内部基准，输出读一个值，再把输入接到已知的测试电压，读第二个值，得到一条直线方程。正常工作时用这个直线方程反算真实输入。整个过程不需要人工干预，批量生产时每台设备出厂前跑一遍就行了。

5. PCB布局与隔离特性：爬电距离、开槽和地环路

5.1 隔离带和“光耦底下不铺铜”的规矩

很多工程师搭电路时原理图完全正确，一到PCB阶段就翻车，翻车点集中在隔离距离和铺铜上。HCNR200的隔离耐压本身够用，但它的引脚间距只有几毫米，如果PCB上原封不动地把两边连在一起，耐压能力会被爬电距离拖垮。正规做法是在光耦下方的PCB上开槽，把初级侧和次级侧的地和走线彻底隔断，开槽宽度根据隔离电压等级和污染等级来确定，常规600V左右的隔离，开槽宽度做到5mm以上才有余量。

光耦封装下方的区域，建议不要铺任何地铜。铜皮会显著增加初级和次级之间的寄生电容，在高频干扰环境下，这个寄生电容成了耦合路径，共模干扰会在输出端变成差模噪声。如果空间允许，把光耦底下所有层的铜都挖空，包括信号层、电源层和地层，让隔离只依靠光耦本身的介质。至于为什么有的资料说必须在光耦底下铺铜做屏蔽，那是针对某些特殊场景的抗干扰需求，普通工业采集板直接挖空更安全。

另外，隔离两侧的参考地不能跨过隔离槽连起来。我看到有人为了“保证地电位一致”，在槽上放了一颗0欧电阻或者磁珠，这样做等于把共模噪声直接引到次级侧，隔离作用大打折扣。除非你的系统整体只做一个地，不需要隔离，否则隔离槽两侧必须有明确的独立性。

5.2 光电二极管弱电流信号的回流路径

PD1和PD2产生的光电流是微安级别，非常容易被地环路和邻近走线的开关噪声干扰。布局上最重要的原则是让弱电流回路尽量短而粗，最好直接用大面积铜箔走，不要绕圈。

具体到HCNR200这个器件，初级侧PD1的两个引脚直接连到运放的反相输入端和本地地，这一段走线要远离LED驱动线。LED驱动线上有毫安级的开关电流，如果和弱信号走线平行很长一段，容性耦合会让开关噪声串入PD1的电流里，最后等效成输入端的噪声电压。次级侧PD2到A2的走线同理，保持短距离，并在PD2阴极到运放反相输入端的线上不要放置任何过孔，如果必须换层，过孔四周围上一圈地孔也行。

电源去耦也是回流路径的一部分。初级侧运放的电源脚和HCNR200的LED驱动部分共用一个（或多个）100nF陶瓷电容就近接到本地地，次级侧同样处理。去耦电容的位置优先级是“先到运放电源脚，再到光耦”，两者不要在PCB上共享一段地走线，避免LED电流跳变通过地阻抗耦合进光电流环路。

5.3 两侧电源去耦与噪声耦合

HCNR200电路的噪声表现很大程度上取决于两侧电源的质量。LED电流是毫安级的，如果初级的电源是开关电源供电，纹波会直接进入LED驱动回路。虽然闭环伺服结构对纹波有一定抑制，但电源频率高到一定程度、超出环路带宽后，伺服就无能为力了。解决办法是在初级侧多加一级LC或RC滤波，把纹波压低到1mV以内再给运放和LED供电。

次级侧的电源噪声会直接进入输出信号。PD2的电流只有几微安到几十微安，输出端的电阻值又大，如果次级侧电源有纹波，而运放的电源抑制比在高频段下降，纹波就会在输出端露出头。同样建议加一级电解电容加陶瓷电容的组合滤波，电解电容扛低频段，陶瓷电容抗高频段。

还有一个常见的细节：HCNR200的LED阴极在初级侧接地，如果初级侧地同时连接了电机驱动之类的功率地，功率地的电流尖峰会通过地线阻抗在LED地回路里形成电压跳动。对这种场景，我通常会把HCNR200初级侧的模拟地和功率地在PCB上单点连接，并在连接点放一个磁珠。这个磁珠能抑制高频地电流，又不会破坏直流地电位的一致性。

6. 实测排错实录：偏差、自激和串扰的完整排查链路

6.1 输出恒偏：先怀疑运放输入节点，再怀疑暗电流

我遇到过的最常见故障现象是输入为0V时，输出端有一个几十毫伏甚至上百毫伏的固定电压。很多人第一反应是光耦坏了，其实不要急，按下面的顺序查。

第一步先量运放A1的反相输入端电压，它应当是0V。如果这里不为0，说明A1没有正常闭环，检查A1电源是否接好，LED是否真的亮了。用万用表量LED正负极间电压，正常工作时应该在1V以上，如果只有0.5V以下是LED没导通。第二步断开R1前端输入，直接把运放A1反相输入端接地，如果输出还有固定偏置，那就是次级侧运放失调或暗电流引起的。这时可以对比不同温度下的偏置变化量：如果偏置随温度明显上升，暗电流嫌疑最大；如果基本不变，多半是运放失调。

还有一次让我印象很深的排查，输入悬空时输出直接跑到满偏，查了半天发现是PD1的极性接反了。PD1反接后，A1的反相输入端没法通过PD1接地，整个虚地状态崩溃，输出自然失控。所以遇到“输出直接顶到电源轨”这种极端现象，先核对PD1、PD2的极性方向，再查电阻和运放，顺序不能反，因为极性问题最常见也最容易检查。

6.2 自激振荡：补偿电容不是拍脑袋定的

HCNR200电路自激振荡的典型特征是用示波器看输出端时有一串几十到几百千赫兹的正弦波或方波，大小可能在几十毫伏到几百毫伏。这个振荡的频率不高也不低，和信号频率区分明显。

振荡的根源是前级A1的反馈环里存在LED和光电二极管的传输延迟，加上运放在高频段的相位裕度不足。解决手段就是前面提到的补偿电容Cf1。调整方法有两种，一种是在R1=100kΩ左右时从100pF开始试，频率变低说明环路的相位裕度在变小；另一种是用网络分析仪或者用示波器观察瞬态响应，如果上升沿有振铃，说明补偿不足，慢慢加大电容到振铃消失。需要注意的是，补偿电容也不能一昧加大，过大会让信号带宽变窄，动态响应变差。一个有效的检验方法是输入一个1kHz方波，看输出波形是否还有明显过冲，如果无明显过冲且边沿平滑，说明补偿接近临界值。

次级侧A2通常不太需要补偿电容，因为PD2的源电容和R2形成的极点频率比较高，一般不会引起振荡，但如果R2很大（比如超过1MΩ），PD2的结电容和运放输入电容会和R2形成一个低频极点，也可能带来稳定性问题。这时在R2上并联一个几皮法的反馈电容可以改善。

6.3 多通道并联时的通道间串扰

多路模拟信号隔离时，如果每路都用一个HCNR200，很容易出现通道间串扰。我处理过的一个案例是四通道电压采集板，输入1通道加5V阶跃时，其他三个通道的输出都出现了几毫伏的毛刺。排查后发现，串扰路径有两个。

第一是初级侧的LED驱动电流共用地线。四个通道的LED电流都流经同一段PCB地线，公共阻抗上产生压降，这个压降被叠加到其他通道的PD1电流里。解决方法是每一路初级侧都独立走地线到汇流点，不要在PCB上共享很长的公共线段。第二个路径是次级侧输出的ADC采样保持，如果多路输出经过模拟开关接到同一个ADC，模拟开关切换时的电荷注入会通过PCB寄生电容耦合到相邻通道。这种串扰的解决方法是让每路输出都接一个几纳法的滤波电容，先把高频毛刺滤掉，再进入模拟开关。

如果你在处理更高速的多通道信号，还可以考虑每路输出后加一个运放缓冲，把模拟开关的负载和光耦输出级隔离。但代价是每一路多一个运放，成本和面积都会上升。对于常规工业采集，滤波电容加地线分离的方案已经足够。

最后再分享一个我在批量生产时踩过的坑：HCNR200的引脚成型和插装过程一定要控制好，器件本体和PCB的应力过大会导致内部光电二极管的相对位置微微变化，K2/K1随之漂移。生产线上我见过同一批产品在校准时表现出完全不同的增益，最后发现是某台贴片机的压力参数异常导致的。所以如果你的产品要做严苛的精度标定，建议在标定前先让PCB经历一次完整的回流焊和老化循环，让器件应力释放之后再做最终校准，这样校准数据才稳定。