企业官网建设流程全解析

板子回来，功能全通，EMC 也过了，结果送安规一测被打回来，原因是初级和次级之间爬电距离差了 0.4mm——这种事儿我自己碰上过两次，帮别人收拾过三四回。最憋屈的地方在于，它不是设计能力问题，而是从头到尾没人把"安全间距"当成一个需要查表、需要验算、需要留余量的硬指标来看待。很多人的做法是凭感觉给个 3mm、5mm，或者直接把 DRC 默认间距从 6mil 改成 20mil 就觉得万事大吉，正确做法是按工作电压、污染等级、材料组别、海拔一层层算下来，再回到板子上把这条线画出来。

这篇聊的是 PCB 上的安全间距到底怎么定、怎么算、怎么落到实际的铜皮和结构上，以及怎么用 DRC 规则把它固化住，避免最后被认证机构一句话推翻整个 layout。做开关电源、工业控制、家电、电机驱动、光伏储能这类需要过安规的板子，这些内容是绕不过去的；做纯低压数字板的也能从里面学到怎么区分"安全间距"和"信号间距"，别把板子白白拉稀。下面从概念拆起，一路讲到自查清单。

1. 安全间距不是一个数：电气间隙、爬电距离、固体绝缘是三套账

我见过太多人在评审会上说"这里我留了 5mm，够了"，然后被问一句"你说的 5mm 是 clearance 还是 creepage"就卡住了。这两个词在中文里都能翻译成"间距"，但物理机理、计算公式、失效模式完全不一样，混着用一个数字去套，是后面所有麻烦的源头。

1.1 电气间隙（Clearance）：走空气的那条直线

电气间隙指两个导电部件之间在空气中的最短空间直线距离。它对抗的是瞬时过电压——雷击浪涌、感性负载断开时的反冲、开关瞬间的振铃。空气本身是很好的绝缘体，标准大气条件下均匀电场里的击穿场强大约 3kV/mm，但这个是理想值。

PCB 上的实际情况要糟得多：铜皮是直角、尖角，焊盘是方形，过孔有环，这些几何形状会让电场高度集中，局部场强可以是平均值的三到五倍。再加上湿度、灰尘、板面残留的助焊剂，实际耐压远低于 3kV/mm。所以安规标准从来不给公式，而是直接给一张查表，那张表是把这些不利因素全部考虑进去之后的经验值。

一个直觉性判断：电气间隙主要和电压峰值挂钩，和你是 50Hz 还是 100kHz 关系不大（高频下会有些差异，但那属于另一套问题）。

1.2 爬电距离（Creepage）：贴着表面爬的那条曲线

爬电距离指两个导电部件之间沿绝缘材料表面的最短距离。它对抗的不是瞬时击穿，而是长期的**电痕化（tracking）**过程：板面吸附了灰尘和潮气之后，表面形成一层微弱导电的膜，漏电流在膜上流过，局部发热，把有机树脂碳化，碳化通道又让漏电流变大，如此正反馈，最后表面被烧成一条导电的炭黑线，绝缘彻底失效。

这是一个慢过程，可能几百小时、也可能几千小时才显现，所以最容易被忽视——板子在实验室里跑一周没事，装到现场用了半年炸了。

衡量材料抗这个过程的指标叫CTI（Comparative Tracking Index，相比漏电起痕指数），单位是伏特。CTI 越高，材料越抗爬电。普通 FR-4 的 CTI 大多落在 175 到 250 之间，属于比较一般的水平，这也是为什么 PCB 上的爬电距离往往比电气间隙大不少。

1.3 固体绝缘与穿透距离：常被忽略的第三条线

当工作电压较高（通常超过 500V）、或者要求加强绝缘时，光看表面距离不够了，还得看绝缘材料的厚度，也就是垂直方向的介质厚度。内层高压铜皮与相邻层的地平面之间，本质就是一块 FR-4 介质在承受电压。

FR-4 的击穿场强典型值在 20 到 40kV/mm，算下来 0.2mm 的介质理论上能扛 4kV 以上。但实际应用中要考虑板厂的介质厚度公差（±10% 很常见）、树脂含量波动、玻纤布的局部薄弱点、以及电压尖峰叠加。工程上的稳妥做法是：高压区域下方尽量不放完整平面，或者保证介质厚度满足你所采用标准的最低要求，并留出余量。

1.4 为什么同一处位置要同时满足三套要求

你会发现在同一位置，爬电距离通常比电气间隙大，所以按最大值去留净空就同时满足两条。但有些情况下反过来：高空应用里，空气稀薄导致电气间隙需求急剧上升，可能超过爬电要求。所以两套账都得算，取大的那个。

2. 从工作电压倒推间距：查表、修正、验算的完整链路

概念清楚之后，剩下的就是算。这一节把整个链路走一遍，包括表格怎么读、三个修正量怎么用、以及一个真实的验算过程。

2.1 IPC-2221 的间距表怎么用，以及它的适用边界

做 PCB 的人手一份的表格来自 IPC-2221，它给的是导线之间的最小电气间距。表格分四列，含义差别很大，用错了会出大问题：

单位是毫米。这张表值钱的地方在于两点：一是内层和外层的差距极大，内层 250V 只要 0.2mm，外层裸铜却要 1.25mm，因为内层被树脂完全包裹，没有污染和潮气；二是 B4 那一列的前提是"永久性聚合物涂层"，不是阻焊。

提示：阻焊层不能算作 B4 里说的永久涂层。阻焊厚度通常只有 10–25μm，印刷质量有针孔和边缘露铜的风险，安规默认按裸铜计算。这一条我在后面还会专门讲，因为它是最容易踩的坑。

另外要说清楚这张表的定位：它是制造层面的最小电气间距通用要求，不是安规绝缘要求。真正过认证时，你要查的是产品对应的安全标准（比如 IEC 60664-1 的绝缘配合，以及具体产品标准里的附加要求）。两者都要满足，取大的。

2.2 污染等级、材料组别（CTI）与海拔三个修正量

污染等级描述的是使用环境里导电性污染的程度：

• PD1：无污染或只有干燥的非导电污染，典型是密封良好的设备内部
• PD2：一般室内环境，非导电污染但偶尔会因凝露而暂时导电，绝大多数家电、办公设备都属于这一档
• PD3：存在导电污染，或者因凝露而变得导电的干燥非导电污染，工业现场、户外、有粉尘的车间
• PD4：污染持续导电，比如粉尘雨水长期积聚

绝大多数产品按 PD2 算，但如果你的产品用在厨房油烟、纺织车间、户外机柜里，必须按 PD3 算，间距会明显增加，这个判断要在项目启动时就定下来，别等 layout 完了再改。

材料组别由 CTI 决定：

普通 FR-4 大多落在 IIIa，偶尔有批次落到 IIIb 边缘。拿不准的时候按更差的组别算，或者直接找板厂要板材的 CTI 报告，这个资料一般都能拿到。

海拔修正更简单：空气密度随高度下降，同样的间隙耐压能力变差。2000m 以下不用修正，3000m 大约需要放大约 14%，4000m 约 29%，再往上系数增长更快，具体数值查标准的修正表。做户外、高原、车载高原工况的产品，这一项不能省。

2.3 230V 输入反激电源的完整验算过程

拿一个最常见的场景实际走一遍，这是很多人第一款要过安规的板子。

**第一步，确定工作电压。**230VAC 标称，考虑电网波动上限，按 253VAC 算，峰值是 253 × 1.414 ≈ 358V。整流滤波之后的直流母线电压就是 358V 左右。计算峰值电压时用 358V，计算爬电距离时用有效值对应的工作电压。

**第二步，确定过电压类别。**接插头供电的设备属于过电压类别 II，230V 系统对应的额定冲击耐受电压是 2.5kV。这个数字决定了电气间隙。

**第三步，查电气间隙。**PD2、2.5kV 冲击，基本绝缘的电气间隙大约落在 1.5mm。这一项通常不是瓶颈。

**第四步，查爬电距离。**工作电压按 250V 有效值算，PD2、材料组别 IIIa，基本绝缘的爬电距离大约 2.5mm。这一项往往是真正的瓶颈，尤其当你用普通 FR-4 的时候。

第五步，判断绝缘类型。初级到次级之间，因为用户可能触及次级侧（比如 USB 输出口、金属外壳），通常要求加强绝缘。加强绝缘的电气间隙按下一档脉冲电压（4kV）查表，大约 3.0mm；爬电距离按基本绝缘的两倍，也就是 5.0mm。

**第六步，加余量。**量产要考虑板厂蚀刻公差（细线条偏差 ±20% 很常见）、装配应力、长期污染累积，我习惯在计算值上再加 10% 到 20%。所以初级到次级之间，最终在板上留 5.5mm 到 6mm 的净空，或者 3mm 净空配合一条宽度足够的开槽。

把这些整理成一张可对照的表：

注意：以上数值是工程上常用的参考区间，用于快速估算和自查。正式设计一定要以你所采用标准的最新版原文，以及认证机构的具体意见为准，不同产品标准（家电、信息技术设备、测量设备、医疗）要求差异不小。

2.4 基本绝缘与加强绝缘：什么时候要翻倍

绝缘分三档，理解它们的区别能帮你判断余量该留多少。

功能绝缘是让电路正常工作的绝缘，失效了设备不工作但不危险。同一区域内不同电位的走线之间就是这一类，按 IPC 表取就够。

基本绝缘是防电击的第一道防线，失效会导致危险。初级对保护地属于这一类。

附加绝缘是基本绝缘之外再加的一层独立绝缘，用于基本绝缘失效时提供保护。

加强绝缘等于基本绝缘加附加绝缘的效果，用单一绝缘结构实现双重保护。它不能简单地"按基本绝缘留两倍"就完事——电气间隙要按高一档的冲击电压查表，爬电距离才是按两倍基本绝缘值。这个细节很多人搞混，导致间隙差一档。

什么时候必须用加强绝缘？判断标准是"这个部位用户能不能碰到"。金属外壳、USB 接口的金属壳、传感器接线端子、旋钮轴，只要用户可触及，它与市电之间就是加强绝缘。反过来，如果次级侧被完整塑壳包住且满足爬电和机械强度要求，可能只需要基本绝缘。这个判断要和结构工程师一起做，别自己拍脑袋。

3. 隔离带在板子上的落法：分区、开槽与跨接器件的处理

算出来的数字，最终要变成板子上一条实实在在的无人区。这一步的难度不在于算，而在于怎么在各种约束下把空间腾出来。

3.1 先画隔离带再布线：几何形状与宽度留多少

我的习惯是 layout 第一步不是摆器件，而是在机械边框图层上先画一条隔离带——一条贯穿板子的、不允许放任何铜的通道。宽度按第 2 节算出来的最大值，再按前面说的加 10%–20% 余量。

几何形状上有几个讲究：

• 尽量走直线。曲线和折角会导致你量距离的时候量不准，也容易在拐角处出现局部过窄。
• 不要在隔离带边缘放尖角铜皮。尖锐的铜尖会让电场集中，实测耐压会打折。隔离带两侧的铜皮建议做圆角或者斜切。
• 隔离带两侧的铺铜要断开。初级地、次级地、保护地必须各自独立铺铜，绝不能出现同一块 GND 铺铜横跨隔离带的情况——这是最隐蔽也最致命的错误，肉眼很难发现，DRC 也可能不报。
• 隔离带的宽度要从前到后一致，而不是最窄处达标。因为板厂蚀刻、加工公差是按整板来的，窄的地方更容易出问题。

还有一个操作层面的经验：把隔离带画在一个专门的机械层上，并且在 PCB 上留一段丝印标注"加强绝缘 ≥ 5.5mm"，不是为了好看，而是给后来的评审、认证工程师、以及几年后接手改板的同事看的。这种标注能省掉很多沟通成本。

3.2 开槽、挖空、灌封三种手段的收益对比

当空间不够、隔离带宽度拉不开的时候，有几种手段可以"用结构换距离"：

关于开槽有一个容易忽略的折算规则：标准里对窄槽的处理并不是"槽有多窄都按槽算"。槽宽小于一定值（通常 1mm 量级，具体数值按污染等级不同）时，爬电距离的计数会打折，开一条 0.5mm 的槽可能几乎不增加有效距离。所以要么不开，要开就开到 1mm 以上，并且确认槽内没有铜、没有过孔、没有丝印。

3.3 光耦、Y 电容、变压器、继电器这些跨接件的坑

隔离带中间必然会穿过几个器件，这些器件本身就是绝缘路径的一部分，它们的爬电和间隙参数往往比你的板子更早成为瓶颈。

光耦是最典型的。DIP-4 的宽体光耦爬电距离通常能到 8mm 以上，满足加强绝缘；但 SMD 封装的光耦很多只有 4–5mm，甚至更小。选型的时候要把 datasheet 里的 clearance/creepage 参数当作硬指标看，不要等 layout 完才发现不够。还有个常见错误是在光耦下方铺铜或者走线——器件本体和下面的铜皮之间也是绝缘路径，铺铜会毁掉器件的爬电能力。光耦下面必须是禁区。

Y 电容是跨接初级次级的安规电容，必须用经过认证的 Y1 或 Y2 等级，不能用普通的 C0G 或者 X7R 顶替。引脚焊盘周围的净空也要留够，不要为了省地方把焊盘做得很宽。

变压器的位置通常由骨架决定。如果变压器带挡墙（margins）、或者用了三层绝缘线，那么变压器自身的爬电可能已经满足要求，板子上只需要按骨架的实际外形留空。但你要确认厂家给的是"骨架挡墙宽度"而不是"整体外廓宽度"，这两个差很多。变压器下方的铺铜也要挖掉。

继电器的问题常出现在直接开关市电的场合：触点侧和线圈侧之间的间距。有些小型继电器本身只能满足基本绝缘，如果你的应用要求加强绝缘，选型就错了。

提示：跨接器件选型应该在原理图阶段定下来，把间隙和爬电参数列进选型表。我在项目里会专门做一列"安规参数"，跟封装、价格并列，这样评审的时候一眼就能看出谁不达标。

3.4 过孔、丝印、定位孔、测试点：隔离带上的隐形导体

这几个东西是隔离带被破坏的主要来源，而且往往在评审时被忽略。

过孔：过孔有焊盘环，环的直径比孔径大不少；相邻过孔之间的孔壁距离也要算。高压区域建议用盖油过孔，但要知道盖油不改变爬电距离的计算——它只是防止装配时被锡桥连。

丝印：丝印油墨不是导体，不参与电气距离计算。但隔离带里放丝印会让你自己、让评审工程师看不清隔离带的边界，容易造成误判。建议隔离带内什么都不放，另在带外标注尺寸。

定位孔和安装孔：这是最阴的一类。如果安装孔是有铜环的（金属化孔），铜环本身就成了一个跨接点，直接破坏净空。如果用的是金属螺柱，那么螺柱到高压铜皮的距离也要算。稳妥做法是：隔离带附近的安装孔一律做成无铜的 NPTH 孔，配合塑料柱使用；如果结构必须用金属柱，就要和结构确认螺柱的直径和位置，把它当作导体参与计算。

测试点：产线为了测试方便，经常把测试点扔在隔离带边缘。这需要在工艺评审时明确要求测试点必须在各自区域内部，或者调整治具。测试点离隔离带至少留 2mm，这个数字我是吃过教训之后加进公司设计规范的。

板边：高压铜皮到板边的距离，因为板边有铣刀毛刺、有加工误差，建议比内部净空再放大 0.5mm 以上。有些标准对板边距离有单独要求，值得单独查一下。

4. 不同电路场景下的间距取舍逻辑

"安全间距"三个字在不同电路里含义完全不同。混用一套规则，要么浪费面积，要么留出隐患。

4.1 低压数字与模拟：这里的间距是信号问题不是安全问题

3.3V、1.8V 的数字电路里，导线间距的约束来自串扰、阻抗和制造良率，跟安规没关系。IPC-2221 表里 0-15V 内层只要 0.05mm、外层 0.1mm，但没人会真的按这个做，因为良率和阻抗控制不允许。

这种板子的实际取值逻辑：

• 普通信号线间距按3W 原则（线间距不小于 3 倍线宽）来控制串扰，或者干脆按阻抗设计软件给出的值
• 差分对内部间距由阻抗决定，与相邻差分对之间按 5W 以上
• 时钟、开关信号等强干扰源，包地并加大到相邻信号的间距
• 制造下限按板厂能力留，常规工艺 4mil/4mil 稳妥，想做更细要选高难度工艺，成本上去了

把这两类间距分开的好处很实在：你不会因为"我要过安规"把一块纯数字板的走线拉得稀稀拉拉，最后多出两层板。

但如果板上同时有 24V 或 48V 的工业电源，那部分就要按安全间距来，而且要明确分区。混合场景是最容易出事的地方。

4.2 开关电源初次级与初级对大地

这是安规要求最密集的场景，前面算的加强绝缘 5.5–6mm 就落在这里。除净空本身，还有几个布局层面的讲究：

Y 电容的跨接点尽量靠近变压器。Y 电容是共模噪声的主要回流路径，位置放远了，噪声回路面积大，EMI 变差，而且它两侧的隔离带会跟着变长变复杂。

反激式开关电源 PCB 的器件按能量流排布：输入滤波 → 整流 → 母线电容 → 变压器 → 次级整流 → 输出滤波。这条链上每个环节的电流环路面积都要小，尤其是开关节点（MOSFET 漏极或集电极）——它的 dv/dt 最大，电场最集中，自身面积要小，但它与周围铜皮之间的安全间距反而不能压缩。这两条要求是有冲突的，解决办法是把开关节点放在板子的一角，用一条窄铜带引出来，周围留出足够的隔离空间。

初级对保护地通常是基本绝缘，这条路径容易被忽略，因为它的两个"端点"看起来很普通：一边是初级的地，一边是 Y 电容或者外壳接地。但一旦失效，整个初级的高压就跑到外壳上了，所以间距要求并不低，一般 1.5mm 到 2.5mm。

次级对保护地的绝缘类型取决于次级是否可触及、是否接地。如果是隔离输出且有塑壳包覆，可能只需要功能绝缘，间距可以放松到 0.5–1mm；如果次级有金属接口暴露在外，就要按基本绝缘甚至加强绝缘处理。

4.3 高压母线场景（PFC、光伏、储能、电机驱动）

电压上到 400V 以上的直流母线，比如带 PFC 的电源（母线 390–410V）、光伏组串（可到 1000V 甚至 1500V）、储能电池组（几百伏）、电机驱动的直流母线，情况就变了：

表格外推不适用。IPC-2221 在 >500V 那几行是 mm/V 的线性外推，但它只是个粗略起点。高压场景必须以绝缘配合标准的原文和曲线为准，因为电压高了以后，爬电距离的增长不是线性的。

爬电槽的宽度要加大。低压场景开 1mm 够用，高压场景常常需要 2mm 以上，而且槽的位置和走向要经过电场仿真确认。

表面洁净度要求提高。高压场景下，板面残留的助焊剂、灰尘都会成为漏电通道。很多产品要求出厂前清洗并做表面涂覆。

我的经验做法是：把高压区域整个"赶"到板子的一侧或者一角，用加宽到 5–8mm 以上的隔离带加开槽隔开；用 PCB 的物理边缘直接作为一段隔离边界，省面积；如果板上空间实在不够，就把高压部分单独做一块小板，用结构件隔开，通过连接器或者线束连接。多一块板、多一个连接器，往往比在大板上硬挤安全得多。

4.4 高压与射频/高速混排时的处理

这两类需求天然冲突：高压要"散开"，射频和高速要"紧凑"，而且高压产生的电场会成为干扰源，射频区域的敏感走线又会耦合进来。

处理思路是物理隔离优先，电气隔离兜底：

• 分区布局，高压区和射频区尽量放在板子两端，中间用隔离带加接地屏蔽带隔开
• 跨区信号一律用隔离器件传递：光耦、数字隔离器、变压器耦合、或者光纤。不要直接拉一根线过去
• 射频部分的参考地与高压地、保护地完全分开，在一点连接
• 高压走线尽量走在内层或者底层，减少暴露面积
• 必要时用金属屏蔽腔，但屏蔽腔本身是导体，它与高压铜皮的间距又变成了一项需要计算的约束

5. 把间距规则固化进 DRC：四种常见 EDA 工具的实操差异

算得再准，如果只能靠人工量，量产阶段必然出问题。正确做法是把安全间距写进设计规则，让工具帮你守住。

5.1 规则怎么分层建：Net Class + 独立规则 + Room

核心思路是分层，而不是把默认间距一刀切改大。一刀切改大的后果是：板子上所有走线都被迫拉开，布局做不下去，最后你又会一点点把规则改回去，规则形同虚设。

分层建议这样组织：

1. 默认规则保持常规值（比如 6–8mil），保证板子能布得下去
2. Net Class按电压和绝缘类型划分，例如HV_PRI（初级高压）、SEC（次级）、GND_PG（初级地）、GND_SG（次级地）。类内间距按各自要求设置
3. 独立规则（net-to-net）：关键的一步。安全间距的本质是"两个特定网络之间"的距离，所以必须针对HV_PRI到SEC这类组合单独建规则，取最大值
4. Room 或区域规则：给高压区、隔离带附近单独设规则，进一步收紧

这里有个最常见的误区：只在默认规则里改间距，然后以为全覆盖了。实际上很多工具里，net class 的规则优先级高于默认规则，如果某个网络被赋了 class 却没在 class 里设安全间距，它可能反而比默认规则更松。

5.2 各家工具的设置路径与坑点对照

菜单名称在不同版本里会有差异，别照着文字硬找，按功能定位去找：找"规则"或"约束"入口，找"间距"分类，找"网络类"和"两个对象之间"的设置方式。

5.3 DRC 一定会漏掉的东西，以及补漏手段

必须清醒地认识到，DRC 只检查铜到铜的距离，而且只检查你告诉它要检查的组合。以下东西它一律不管：

• 开槽和挖空：DRC 不知道那里要铣掉一块材料。你得自己画 keepout 或机械层的槽形，并人工确认槽的位置和宽度
• 器件本体：光耦、变压器骨架、继电器本体的爬电路径，DRC 完全不知道
• 板边、安装孔、金属结构件：这些不在网络里
• 阻焊开窗、丝印：不参与检查
• 层间的垂直距离：DRC 检查的是同一层内的平面距离，层间介质厚度要靠你自己查层叠表算
• 隔离带两侧的铺铜是否真的断开了：有些情况下铺铜会自动绕过 keepout，但如果你用了错误的铺铜优先级，可能并没有断开

补漏的手段我用得比较顺手的有三个：

第一，在隔离带上画一条自定义的 keepout 区域，把所有需要净空的区域明确圈出来，铺铜会自动回避，人工 review 时也有明确的边界可看。

第二，用测量工具手工量几处关键位置，至少包括：隔离带最窄处、跨接器件两侧、开关节点到邻近网络、板边到高压铜皮。这几处量一遍，心里就有底了。

第三，打印 1:1 的装配图，拿卡尺在纸面上量。这个土办法在评审会上特别好用，因为所有人都能看懂，而且不受工具操作熟练度影响。

6. 打样前自查清单与几个我真实踩过的坑

前面讲的都是"应该怎么做"，这一节讲"实际会出什么问题"。我按自己的经验整理了一份十分钟就能过一遍的自查表，以及四个印象深刻的坑。

6.1 打样前十分钟自查表

6.2 坑一：阻焊层带来的虚假安全感

这是我最想强调的一条。

有一块 400V 母线的板子，高压走线和一条低压信号线之间只隔了 0.6mm，中间有阻焊覆盖。layout 的时候看起来完全没有问题，因为阻焊在视觉上把两条线分隔开了，鼠标放上去也不觉得近。结果认证的时候直接被否——按外层未涂覆的 B2 列，400V 需要 2.5mm，0.6mm 差了四倍。

根本原因在于对阻焊的误解。阻焊是丝网印刷的聚合物，厚度只有 10–25μm，而且覆盖质量并不稳定：焊盘边缘会露铜，板面有针孔和气泡，不同板厂的工艺差异很大。安规标准的默认假设是"阻焊不算绝缘"，除非你做了符合标准涂层分类要求的涂覆（比如经过认证的三防漆工艺，且有涂层厚度和覆盖率的验证）。所以计算爬电距离时，必须按裸铜来量。

实际操作上，我现在的习惯是在评审时把阻焊层关掉，只看铜层来量距离。这个动作很小，但能避免最典型的误判。

6.3 坑二：隔离带上的测试点和定位孔

这个问题出在一块工业电源板上。产线为了测试方便，把几个关键测试点放在了隔离带里；结构为了保证强度，又在隔离带中间打了一个带铜环的安装孔。板子功能全通，安规测试时那个铜环直接成了跨接点。

排查的过程很典型：先怀疑变压器，因为变压器本体是最容易出问题的地方，量了半天没问题；然后怀疑光耦，翻规格书确认 8mm 以上；最后把铜层单独打开逐个区域看，才发现那个带铜环的安装孔——它在装配图上是灰色的，叠在丝印下面几乎看不见。

修复方案是把安装孔改成无铜的 NPTH 孔，测试点全部挪到各自区域内部，边界附近的测试点强制要求离隔离带 2mm 以上。这条后来写进了设计规范。

提示：隔离带上的任何孔都要问一句"这个孔是金属化的吗"。金属化的孔就是导体，就会破坏净空。这个问题在评审时问一次，能省掉一次改板。

6.4 坑三：BGA 和连接器下方的过孔阵列

这个坑出现在一块带 FPGA 和高压接口的复合板上。FPGA 下方是密集的过孔阵列，其中夹杂着几根从高压区域引过来的信号。单个过孔看起来距离还行，但整个阵列里出现了几对"电位差大、距离小"的组合，DRC 因为网络类设置不当没有报出来。

排查方式是把铜层单独打开，关掉丝印和阻焊，在 BGA 区域用测量工具逐个量关键对。这类问题的根源通常是规则没建好——高压网络没有被赋到正确的网络类里，DRC 就按默认值检查了，自然不会报。

连接器也是同理。高压连接器的引脚间距如果只有 2.54mm，引脚之间往往不满足要求。解决办法有两个：一是选引脚间距更大的高压专用连接器；二是把高压引脚在排布上隔开，中间用低压引脚或空脚占位，人为拉开距离。第二种做法要确认连接器厂家的爬电参数支持这种用法，别自己拍脑袋。

6.5 坑四：只算了平面距离，没算层间

这一条最隐蔽，因为它不在 DRC 的检查范围内。

一块六层板，高压走线放在顶层，第二层是完整地平面，中间的介质厚度是 0.2mm。顶层的高压走线和第二层的地平面之间，长期承受着几百伏的电压差——这是一条纯粹的垂直方向绝缘路径，靠的就是那 0.2mm 的 FR-4。

FR-4 的击穿场强按 20kV/mm 保守估算，0.2mm 能扛 4kV，看起来富余很大。但要注意三个折扣：板厂的介质厚度公差可能有 ±10%，树脂含量和玻纤布的分布不均匀会导致局部薄弱点，以及电压尖峰可能远高于稳态。更麻烦的是，很多低成本四层板的介质厚度只有 0.1mm 甚至更薄，这时候余量就没那么充裕了。

我的处理原则是：高压区域下方尽量不放完整平面，或者至少要确认介质厚度满足要求；如果实在需要平面（比如为了屏蔽或者散热），就要和板厂确认层叠结构，把介质厚度做足。这一项在项目前期定层叠的时候就要考虑进去，改板的时候再想就很被动了。

还有一个相关的细节：内层的爬电和间隙要求比外层松得多（内层 250V 只要 0.2mm），所以把高压走线放在内层是个好办法，既省面积又提高可靠性。前提是层间介质厚度要够。

最后分享一个我自己一直在用的习惯。任何一个要过安规的板子，layout 开工之前先在纸上把隔离带走一遍：画出走向、标出每一个跨接器件、把器件规格书里的爬电和间隙参数抄在旁边、算好每一段的宽度。这张纸我通常贴在显示器边上，layout 过程中随时对照。做完之后再花十分钟把第 6.1 节的表格过一遍，用测量工具把最窄处量一遍，留 10% 到 20% 的余量。这几年下来，用这个流程做过的板子在安规测试阶段被退回的比例，比我早期凭感觉画的时候低了非常多。认证工程师的卡尺比我们的 DRC 严格，多做十分钟的工作，能省掉的往往是一次改板和两周的工期。