企业官网建设流程全解析

2024年这道电赛A题，在赛场外的讨论热度确实比往年高不少。AC-AC变换电路并联运行，单看前半句"AC-AC变换"不算冷门，很多队伍都练过晶闸管调压、双向开关斩波一类的东西；但后半句"并联运行"一出来，十支队伍里少说六七支都在环流这个问题上栽了跟头。题目本身只有一行标题，但它背后牵出的是一整套从单模块调压到多模块功率分配的设计思路。这篇文章把我从方案选型、主电路搭建、触发电路调试，到最后现场联调的完整过程整理出来，给后面做电力电子方向、尤其是准备电赛A题的学弟学妹一个可以对照的参考。

先说一个总体的判断：这道题表面考的是"你会不会做一个交流调压器"，深一层考的是"两个电压源波形源并联在一起，凭什么不出环流"。环流一旦出现，电流不走负载，而是在两个模块之间循环，表现出来就是某一台设备异常发热、输出波形畸变、甚至直接炸管。理解了这条主线，整个设计的主次就清楚了：单模块调压是基本功，过零同步是命门，均流控制才是真正拉开分差的地方。

1. 赛题拆解：A题真正要过的是哪几关

1.1 题面逻辑链与隐藏考点

从题目表述来看，整个系统可以画成一条很清晰的链路：输入工频交流220V/50Hz，经过两个结构相同的AC-AC变换电路，输出端直接并联后接同一个负载。引导去做的事有两件：第一，让每个变换模块的输出电压有效值在某个范围内可调；第二，两个模块并联带载时，功率要尽量均分，不能出现一个模块扛了80%电流、另一个模块在那摸鱼的情况。

大多数队伍拿到题之后，会本能地把精力放在"怎么把电压调下来"上。比如用双向晶闸管做相控调压，或者用IGBT做交流斩波，把输出电压从220V调到某个目标值。这个方向没有错，但它只是基本盘。真正的隐藏考点在"并联"两个字上。

并联为什么不简单？因为两个模块即使出自同一张图纸，用的管子、驱动板、采样电阻不可能完全一致。晶闸管的导通压降有分散性，触发板的延迟时间有差别，采样调理电路的偏置也不可能一模一样。这些微小的差异反映到输出端，就是两个模块的瞬时电压波形存在相位和幅值的偏差。你直接把两个输出端接在一起，这两个波形源之间就形成了电位差，电位差除以回路阻抗就是环流。

所以我把这道题拆成了四个子问题：

1. 单模块的交流调压能力——输出电压连续可调、带载不掉压。
2. 过零检测与同步触发——让晶闸管在每个半周的固定相位角精确开通。
3. 并联均流控制——通过控制手段或硬件手段让两个模块的电流趋近一致。
4. 保护与软启动——上电瞬间、单模块故障瞬间不能让系统崩溃。

1.2 四个子问题的得分性价比排序

这四个问题里，得分性价比差别很大。最核心的是第一个，单模块调压如果不稳，后面全白搭。第二个过零同步是连接"控制"和"功率"的桥梁，做不好会出现触发角抖动，输出电压忽高忽低。第三个均流是区分度最高的考点，大部分队伍在这里拿不到全部发挥部分的分数。第四个保护是暗坑，平时测试看不出来，现场上电一炸，前三步的功夫全毁。

我的建议是时间和精力的分配比例大致按4:2:3:1来排。单模块调压和闭环整定必须花最多时间，因为它是一切的基础，而且调试中遇到的问题最多；均流部分要有专门的调试预案，不能指望现场临时调参数；过零同步虽然只占两成精力，但设计时必须留足裕量，尤其要处理过零抖动的问题；保护电路哪怕时间不够也要做一个最基础的过流封锁，不然测试时烧管子的概率极高。

另外一个容易忽略的得分点是整个系统的上电时序。很多队伍单模块测试没问题，双模块并联测试也通过了，但一到现场从冷启动到稳定输出的过程就出问题，原因是两个模块的启动时序没设计好。这个我在后面会重点讲。

2. 主电路拓扑：三种方案对比与我的选择

2.1 三种可行方案的电气特征

AC-AC变换电路按实现方式可以粗略分成三类。第一类是双向晶闸管（Triac）单管方案，一个元件串联在交流回路里，通过控制门极触发角实现调压。优点是电路最简单，驱动只需要一路，成本最低；缺点是Triac在大电流工况下的换向可靠性一般，而且一旦触发失败，它自己恢复阻断的能力不如两只反并联的晶闸管。对于竞赛这种要反复折腾的场合，器件的鲁棒性很重要。

第二类是两只晶闸管反并联的方案，这是最经典的交流调压拓扑。正半周由一只管子导通，负半周由另一只管子导通，两只管子的触发信号相互独立，可以做不对称控制，也可以统一给相同的触发角。它的优点是两只管子各自承受单向电压，工作更可靠，散热也更好分布；缺点是触发电路需要两路隔离的脉冲信号，电路复杂度比Triac方案高一些。

第三类是用IGBT或MOSFET做双向开关的PWM斩波方案。把两个IGBT反串联构成一个交流开关，用PWM信号高频斩波，输出电压由占空比决定。优点是波形正弦性好、动态响应快，输出电压的THD明显优于相控方案；缺点是驱动电路需要隔离电源，控制逻辑更复杂，而且PWM斩波会产生高频开关噪声，必须加输出滤波器。单纯从"AC-AC变换"的角度看，这个方案完全成立，但竞赛出题意图明显偏向经典的晶闸管相控，PWM斩波方案在指标考核上不一定占便宜。

2.2 方案对比表与最终选型理由

我整理了一张表格，把三个方案的关键维度做了对比：

最终我选了反并联晶闸管对。核心原因有两个：第一，竞赛题目的考核点明显围绕相控调压来设计，反并联晶闸管是最贴合题意的方案，评委对它的认可度最高；第二，两只管子独立触发，本身就为并联均流提供了一个天然的"微调自由度"——我可以通过给其中一只管子加一个小的触发角偏移来平衡两个模块的电流，这在Triac方案里很难做到，因为一个Triac你没法只调正半周不调负半周。

2.3 器件选型与功率裕量计算

器件选型上我按额定输出功率1kW来设计。输出电流有效值约5A，考虑到晶闸管在相控调压时电流波形是斩切后的正弦段，峰值电流会比正弦波高不少，我选的是额定电流16A的晶闸管，留了3倍以上的裕量。压降方面，普通晶闸管的通态压降大约在1.2V到1.7V之间，两只管子串联在回路里，满载时管压降损耗大约3W，在可接受范围内。

散热设计不能省。相控调压在输出电压较低时管子导通角小，但电流峰值反而更大，发热集中在管芯内部。我用了标准TO-220封装的晶闸管，配了足够面积的铝散热片，外加一个12V风扇强制风冷。实测在持续满载工况下管壳温度稳定在60度左右，余量充足。很多队伍把散热当小事，结果现场测试时间一长，晶闸管热击穿，这个教训太常见了。

3. 环流是并联的第一对手：机理与两种压制思路

3.1 环流产生的数学直觉

环流这个东西，如果你只在理论层面理解"并联会均流"，很容易翻车。直觉告诉我们，两节电池并联会均流，是因为内阻把电流平衡了；但交流波形源并联完全不是这个概念。

设模块1输出瞬时电压为u1，模块2输出瞬时电压为u2，两个模块的输出端直接短接。根据基尔霍夫定律，u1和u2被强制拉到同一个电位，于是两模块之间的瞬时电压差Δu=u1-u2就只能通过模块内部阻抗和连接导线上的压降来承受。这个Δu除以回路总阻抗，就是环流。

相控调压的问题在于，输出电压波形是"残缺的正弦"，谐波含量极大。假设两个模块设定输出电压有效值都是150V，但一个触发角是40度，另一个是42度，那么在半周的大部分时间内，两个波形的瞬时值都不一样。因为触发角不同，一个先行导通，另一个还在关断，这个阶段两个输出端之间的电位差可以相差上百伏。上百伏除以几欧姆的线路阻抗，环流轻轻松松到几十安培，直接炸管。这就是并联运行最危险的地方。

3.2 硬件强制均流：均流电抗器方案

压制环流的第一种思路是硬件手段，典型做法是在每个模块输出端串接一个均流电抗器，然后再并到一起。这个电抗器的作用相当于给每个模块增加了输出阻抗，环流被电感限制在可以接受的范围。三相整流器的并联经常用这种方式，叫interphase transformer，单相系统也可以用。

均流电抗器的设计原则是电感量要足够大，使得在最大的瞬时电压差下，环流的峰值被限制在额定电流的10%以内。假设最大瞬时电压差100V，允许环流1A，那么回路感抗至少要100欧姆，对应50Hz下电感量约0.32H。这个电感量在工频下体积会相当可观，而且电感本身有铜损和铁损，满载时发热不小。

竞赛环境里，均流电抗器最大的问题是体积和重量。你做一个0.3H的工频电感，用硅钢片铁芯加漆包线绕，体积能有一个拳头大小，两个模块就是两个，整个装置的体积指标很吃亏。所以我把它作为一个辅助手段，只加了一个很小的电感（约5mH），用来抑制高频开关噪声和高频环流分量，主要的均流任务交给控制法。

3.3 控制法均流：从开环一致性到闭环校正

第二种思路是纯控制手段，也是这道题的核心考点。基本逻辑是：既然环流来自两个模块输出电压波形的差异，那我把这个差异检测出来，然后反过来微调某个模块的触发角，让两个模块的输出电流趋于一致。

实现上有两个层次。低层次是开环一致性校准，就是在空载或固定负载下，手动微调两个模块的触发角，让它们的有效值输出一致。这种方法在静态下有效，但负载一变、温度一变，波形差异又会出现，环流重新跑出来。

高层次是闭环均流，做法是：用电流互感器分别检测两个模块的输出电流I1和I2，计算差值ΔI=I1-I2，送入一个积分调节器，调节器输出一个角度修正量Δα，叠加到某个模块的触发角上。当I1大于I2时，增大模块1的触发角、减小它的输出电压，或者减小模块2的触发角、增大它的输出电压，让电流往回平衡。这个过程是动态的，负载变化也能跟上。

我实际采用的是电压外环加均流内环的结构。电压环负责保证两个模块并联后的总输出电压等于设定值，均流环只负责把电流差修正到零。均流环的输出是一个缓慢的积分修正量，限幅在正负10度以内，这样即使均流环出了问题，也不会让输出电压偏得太离谱。

3.4 为什么触发角差一两度就会出问题

这里要稍微展开讲一下为什么触发角差一两度就会产生那么大的环流。很多人觉得一两度不是什么事，但算一下就知道：工频电压从过零到峰值是90度，在峰值附近，电压对时间的导数是每度约3.9V。在波形陡峭的区域，比如过零后30度到60度之间，每度对应的电压变化也有十几伏。两个模块触发角差2度，意味着在半个周期内，较早导通的模块要独自承担输出电压，较晚导通的模块输出为零，这期间两模块输出端的电位差就是"先到者"的瞬时电压。这个瞬时电压在导通初期可能不高，但在半周期中部可以达到几十伏甚至上百伏。

几百安的瞬时环流就是这么来的。所以不要抱有"差一两度没关系"的侥幸心理，并联均流的实质就是让两个模块的输出电压瞬时波形尽量重合，触发角的同步精度至少要控制在0.5度以内，对应的延时误差控制在约28微秒以内。这个精度靠纯硬件模拟电路很难稳定达到，必须用MCU加定时器来做。

4. 过零检测和移相触发：波形乱了，一切都白搭

4.1 过零检测电路的工程细节

晶闸管相控调压的基础是过零同步。每个工频周期有两个过零点，每个过零点之后，经过设定的延迟时间，对应的晶闸管接收触发脉冲。这个延迟时间和一个周期360度的比例，就是触发角α。所以过零检测的精度直接决定了触发角的精度。

过零检测电路我用了比较器加光耦的方案。输入交流电压经过电阻分压降压后，送入比较器，比较器输出方波，方波的边沿就是过零时刻。这里第一个坑是分压电阻的耐压问题，直接接220V的电阻分压，电阻的耐压和功耗都要考虑，多个电阻串联分摊电压更安全。

第二个坑是光耦的延迟。光耦的导通延迟和关断延迟不同，典型值在几微秒到几十微秒之间，这会直接造成过零检测点偏移。我的处理方法是：在软件里做一个固定补偿，实测出光耦的总延迟，然后在定时器里把这个延迟减掉。实测下来，补偿后的过零误差可以控制在10微秒以内，对应约0.18度的触发角误差，已经完全够用。

第三个坑是过零抖动。电网电压不是理想正弦，含有各种谐波，在过零点附近电压变化率很小，微小噪声就会让比较器反复翻转，产生一串假过零脉冲。解决办法是给比较器加滞回特性，或者在软件里加一个过零封锁窗口，检测到一次过零后，在接下来的2毫秒内屏蔽所有的边沿中断。两个方法可以同时用，实测效果很好。

4.2 触发脉冲的要求：宽脉冲、强触发、隔离

晶闸管的触发脉冲有三个要求容易被忽视：宽度、强度和隔离。

宽度方面，对于纯阻性负载，窄脉冲（几十微秒）就能可靠触发；但如果负载是阻感性的，电流滞后于电压，导通的晶闸管在窄脉冲结束后可能因为电流还没建立起来而无法维持导通，造成触发失败。稳妥的做法是输出宽脉冲，宽度大于90度，这样即使负载切换，也能保证晶闸管在电流建立后维持导通。

强度方面，晶闸管门极需要足够的触发电流才能保证导通。手册上标的最小触发电流比如5mA，但实际使用时我会把触发电流做到50mA以上，用强触发。原因是晶闸管导通初期，如果门极电流不够大，管芯内只有局部区域导通，瞬间的大电流会造成局部过热，长期反复会损坏管子。

隔离方面，两只反并联晶闸管的阴极电位不同，触发电路必须隔离。方案有两种：脉冲变压器隔离和光耦隔离。脉冲变压器的优点是无需独立电源，直接传递脉冲能量，但变压器体积大，而且脉冲的上升沿会变形。光耦方案需要给门极电路单独供一个隔离电源，电路复杂一些，但波形更好，延时也更可控。我最终选了脉冲变压器方案，因为竞赛环境里用一个隔离电源给两路触发供电，容易引入干扰，脉冲变压器的隔离度更好。

4.3 触发延时计算的三个公式

触发角α对应的延时时间可以用一个简单公式算：

延时t_α = α × 20ms / 360° = α × 55.56μs

比如α=30度，延时就是1.667ms。这个计算是MCU定时器编程的基础。STM32的定时器工作在1MHz计数频率，每微秒计数一次，55.56微秒的整数倍很容易实现，误差可以忽略不计。

输出电压有效值与触发角的关系是另一个关键公式：

Uo = Ui × sqrt(1 - α/π + sin(2α)/(2π))

其中α用弧度表示。这个公式的意义在于，我们可以不用死等到输出稳定，而是根据目标输出电压反查需要的触发角，作为前馈量，加快闭环响应速度。我自己在代码里建了一张从10度到170度的查表，间隔1度，实测输出电压和查表值的偏差在2%以内。

还有一个经验值：α在90度附近时，输出电压大约是输入电压的0.707倍；α到120度时，大约0.6倍；α到150度时，只有0.35倍左右。这个直观感受对于现场快速判断问题有很有用——看到输出波形包络的形状，就能反推触发角大概在哪里。

4.4 触发乱相：并联调试中最隐蔽的坑

触发乱相是我在双模块并联调试时遇到的最隐蔽的问题。现象是：单模块测试一切正常，双模块一并联，两个模块的输出电压一起剧烈波动，用示波器看触发脉冲，发现脉冲边沿在抖动，触发角在不停变化。

排查到最后发现是共模干扰。两个模块的触发脉冲变压器初级共用一个电源，当大电流晶闸管导通和关断时，di/dt通过变压器寄生电容耦合到初级端，干扰了MCU的定时器引脚电平，造成触发时刻的抖动。解决方法是三个：第一，触发脉冲线全部用双绞线，远离功率线；第二，脉冲变压器初级的驱动信号串联一个磁珠，吸收高频干扰；第三，MCU的IO口引脚加RC滤波，滤掉纳秒级的尖峰。

这个坑给我最大的教训是：并联系统的干扰耦合路径比单模块复杂得多，每一根线缆的走向都要斟酌，测试时不能只看输出波形，还要看触发脉冲在并联前后有没有变化。很多队伍并联失败，问题不是出在控制算法上，而是出在触发脉冲被干扰搞乱了。

5. 电压闭环与均流环：两级控制器的整定经验

5.1 输出有效值到底怎么检测才靠谱

闭环控制的第一件事是准确测量输出有效值。相控调压的输出波形含有大量谐波，用普通的整流滤波平均值电路测量，误差会非常大——因为平均值和有效值的比值在波形畸变时不是固定的。我试过用平均值电路加软件修正，效果不理想，不同触发角下修正系数都不一样。

最省事的方案是用真有效值芯片AD637，直接把交流信号转成对应的直流有效值电压，然后用ADC采集。AD637的精度在0.5%以内，完全满足要求。如果不想用芯片，也可以用高速ADC直接采样输出电压波形，在软件里做RMS计算。STM32F4系列的主频168MHz，用ADC以10kHz采样率采一个周期20ms，采200个点算RMS，计算量完全能承受。

软件RMS的好处是不需要额外的模拟器件，电路简单，而且可以顺带采集电流信号做FFT分析，方便观察谐波情况。我最终用了软件RMS方案，采样率20kHz，每个周期采400个点。实测在触发角10度到160度的范围内，RMS测量误差小于1%。这里有个小技巧：采样窗口要和输入电压周期同步，如果不同步，计算出的RMS值会有周期性的波动。

5.2 电压环的PID整定：控制周期比参数更重要

电压环的作用是让输出电压有效值稳定在设定值。系统的被控对象是"触发角→输出电压"的非线性环节，而且由于工频周期是20ms，控制周期不能太快，否则在一个周期内调整多次触发角，可能会造成电压波形畸变加剧。

我把控制周期设为10ms，也就是每半个周期更新一次触发角。这个周期下，控制系统的延迟约20ms（从更新触发角到输出电压变化再到采样），PID参数很好整定。经验值：比例系数0.5左右，积分时间常数200ms，微分不用。积分限幅很重要，限制在正负30度以内，防止积分饱和导致触发角过冲。

整定过程中发现一个规律：电压环的快速性和输出波形的平滑性存在矛盾。过快的响应会让触发角在相邻周期之间跳跃，输出电压波形出现明显的"锯齿"包络。解决方法是给触发角的变化量加一个斜坡限幅，每个周期最多变化5度。这样牺牲了一点响应速度，换来了输出波形的平滑，对负载调整率指标的改善非常明显。

5.3 均流环的设计：慢积分、限幅、去耦合

均流环的设计原则和电压环完全不同。电压环追求快，均流环追求稳。原因是如果均流环也很快，它会和电压环形成耦合震荡：电压环让两模块总输出电压升高，均流环感知到电流差后调整触发角，两者的动作互相干扰，系统就抖起来。

我的做法是均流环用一个纯积分器，积分时间常数约1秒，输出是触发角修正量Δα，限幅正负10度。这个修正量只叠加到模块2的触发角上，也就是主从控制方式：模块1的触发角由电压环决定，模块2在电压环输出基础上加减Δα。这样模块1是主模块，负责维持输出电压；模块2是从模块，负责跟随模块1的电流。

均流环的启动时序也要注意。刚上电时，两个模块的电流都不稳定，这时如果均流环就开始积分，很容易积到限幅值。我在代码里加了判断：两个模块的电流都超过额定值的5%之后，均流环才开始输出；在启动阶段，Δα固定在0度。

整定好的均流环表现如下：满载切换时，两个模块的电流差能够在2秒内收敛到2%以内，过程中环流峰值不超过额定电流的10%。这个成绩在竞赛现场属于比较理想的水平。

5.4 开环查表前馈：让闭环轻松一半

前面提到的"触发角→输出电压"查表，除了用来做前馈，还有一个重要用途：并联启动时的同步。两个模块并联接入的瞬间，如果模块2的触发角和模块1不一致，必然会产生冲击。我在模块2启动时，先用查表确定一个和当前目标输出电压对应的触发角，同时等待一个和模块1同步的过零点，然后在过零点之后的精确时刻发出触发脉冲。

这个过程的软件实现是：模块2的MCU实时比较自己的输出和模块1的输出（通过采集电压），当两者的差值小于某个阈值时，才把输出端并入。我用的阈值是有效值差小于5V，实测并入瞬间的冲击电流控制在额定电流的15%以内，不会引起跳闸或波形畸变。

6. 现场最容易翻车的几个瞬间

6.1 上电冲击：软启动与限流电阻的必要性

上电瞬间是整个系统最脆弱的时刻。原因是：晶闸管的控制电路还没开始工作，但主电路已经接上了220V；如果此时晶闸管因为门极噪声意外导通，或者Triac因为阳极电压上升率过高而误触发，就会瞬间全压加在负载上，电流冲击极大。

为此我做了两个措施。第一，主电路上串联了一个NTC热敏电阻，冷态电阻约10欧姆，限制了上电浪涌，而热态电阻降到0.5欧姆以下，基本不耗功率。第二，软件里做了软启动：MCU上电后，先把触发角强制到160度（输出电压很小），然后每个周期减小1度，经过约1.5秒逐步过渡到目标触发角。这个过程让输出电压缓慢建立，负载和管子都安全。

6.2 模块2并入瞬间的火花与振荡

两个模块并联的合闸瞬间是最容易出幺蛾子的地方。如果模块2在输出电压波形相位和模块1不一致时直接并入，相当于两个不同相位的电压源短接，轻则火花四溅，重则跳闸甚至炸管。

我的解决办法是"先同步，后合闸"。模块2的MCU持续监测模块1的输出电压波形，计算两者过零点的相位差。只有当两个过零点的时间差小于200微秒（对应约3.6度），并且模块2的触发角已经稳定在目标值附近时，才允许合闸继电器动作。这个过程完全由软件状态机控制，避免了人工操作的随机性。

还有一个细节：合闸继电器使用了过零型固态继电器，它在电压过零附近才接通，进一步减小了合闸瞬态。如果手头没有固态继电器，用普通继电器加软件控制、在目标电压过零前后的窄窗口内动作，也能达到类似效果。

6.3 示波器测量的地线陷阱

这个坑几乎每年都有一批队伍踩。测量晶闸管两端波形时，示波器探头的地线夹如果直接接到晶闸管的一端，而另一端不是系统地电位，就会通过示波器的地线造成短路。220V的AC电路下，这个短路电流足以烧毁探头和被测设备。

正确的做法是用高压差分探头，把两个测量点之间的电压隔离出来。如果实验室没有差分探头，可以用两个普通探头分别测量两个点对地的电压，然后在示波器里做A-B波形运算。这个方法不需要额外硬件，但需要注意两个探头的地线夹都要接在同一参考点（比如系统地），不能各自接不同的电位。

6.4 保护电路：过流封锁必须走硬件

控制层面的保护再完善，也有失灵的时候。我用一个纯硬件比较器电路实现过流快速封锁：电流互感器检测输出电流，经过整流后与一个比较器的参考电压比较，超过阈值时，比较器输出直接拉低触发脉冲的使能端，晶闸管立刻停止触发。整个反应时间在微秒级，远快于MCU中断的响应时间。

这里的关键是参考电压的设定。我按额定输出电流的1.5倍来设定阈值，太低了会导致正常启动时的电流冲击误触发保护，太高了则起不到保护作用。实际调的时候，我在实验室用大功率负载测定了正常满载电流的波形，把阈值设在峰值电流的1.5倍，留出一定的裕量。

6.5 现场经验：示波器探头挡位导致误判

最后一个教训不是什么高深原理，就是示波器使用习惯问题。现场测试时，为了看输出电压波形，我把探头挡位调到了10倍衰减，后来切换到看触发信号时忘了调回来，结果触发脉冲波形看起来只有正常高度的十分之一，一度误以为触发电路出了问题。排查了半小时，最后发现是探头挡位的问题。这种低级错误在紧张的现场很容易犯，建议在测试前统一检查探头设置，并且养成记录探头衰减倍数的习惯。

从整个备赛周期的体会来讲，这道题最难的不是某一个环节，而是把所有环节串起来之后系统还能稳定工作。单模块的调压闭环、过零检测、触发驱动、并联均流、软启动、过流保护，每一块单独拿出来都不是特别复杂，但它们之间的时序配合、干扰隔离、参数耦合才是真正消耗时间的部分。建议后面准备这道题的团队，至少留出完整两天时间专门做并联系统的联调，不要指望第一天搭完电路第二天就能拿参赛证书。实测下来，从单模块稳定到双模块并联稳定，中间通常要经历几轮"参数崩了—改参数—再崩—再改"的循环。但只要把过零同步的精度守住，把均流环的积分速度放慢，把软启动做到位，这道题拿高分是完全可能的。