企业官网建设流程全解析

1. 为什么值得亲手画一遍STM32F103C8T6最小系统

很多人入门STM32的第一块板子，都是直接买现成的最小系统板——十几块钱包邮，插上就能跑。但如果你打算真正把硬件这块搞明白，我建议你至少亲手画一次STM32F103C8T6的最小系统原理图。原因很直接：最小系统是所有复杂项目的“地基”，电源、复位、时钟、启动配置、下载接口这五件事搞不清楚，后面接什么外设都是空中楼阁。

STM32F103C8T6这颗芯片，LQFP48封装，72MHz主频，64KB Flash，20KB SRAM，属于经典到不能再经典的入门型号。它的最小系统原理图看起来简单，但真正动手画的时候，你会发现每一个电容、每一个电阻、每一个跳线帽的位置都有讲究。我见过太多人照着别人的图抄了一遍，板子打回来发现晶振不起振、复位一直拉低、BOOT引脚接错导致程序跑飞。这些问题在原理图阶段就能避免，前提是你知道每个元件为什么在那里。

这篇文章面向的是有一定电路基础、想从“买模块”过渡到“自己画板”的嵌入式爱好者。我会用立创EDA作为绘图工具，从芯片选型、电源设计、时钟电路、复位电路、启动模式配置到SWD下载接口，把STM32F103C8T6最小系统原理图的每一个细节拆开讲清楚。不是让你照着抄，而是让你理解每一根线背后的逻辑。画完之后，你拿到的不只是一张图，而是一套可以复用到任何STM32项目上的硬件设计思路。

2. 动手之前先把芯片的脾气摸清楚

2.1 引脚功能分组与最小系统的边界

STM32F103C8T6有48个引脚，但最小系统真正用到的其实只有几组关键引脚。我习惯在画图之前先把引脚按功能分组，这样画原理图的时候不会乱。

第一组是电源引脚：VDD（24脚、36脚、48脚）、VSS（23脚、35脚、47脚）、VDDA（9脚）、VSSA（8脚）。注意VDD有三组，不是重复标注，而是芯片内部不同模块的供电入口，每一个都必须接。VDDA是模拟部分的供电，即使你不用ADC，也建议接上并做滤波处理。

第二组是时钟引脚：PD0/OSC_IN（5脚）、PD1/OSC_OUT（6脚）。这两个脚接外部晶振，如果不接晶振，芯片也能靠内部RC振荡器跑，但精度差很多，串口通信容易出问题。

第三组是复位引脚：NRST（7脚）。这个脚低电平复位，内部有上拉，但外部还是要接一个复位电路。

第四组是启动配置引脚：BOOT0（44脚）和BOOT1/PB2（20脚）。这两个脚决定芯片上电后从哪里启动，很多人忽略BOOT1，其实它也有作用。

第五组是下载调试引脚：SWDIO/PA13（34脚）、SWCLK/PA14（37脚）。用SWD模式下载程序只需要这两根线，比JTAG省引脚。

剩下的就是GPIO和复用功能引脚了，最小系统不需要全部引出，但建议把常用的几组排针预留出来，方便后续扩展。

2.2 国产替代型号的兼容性判断

现在市面上STM32F103C8T6的国产替代型号不少，比如GD32F103C8T6、APM32F103C8T6、CH32F103C8T6等。这些芯片在引脚上基本是Pin-to-Pin兼容的，原理图可以直接复用，但有几个细节需要注意。

GD32F103的供电范围是2.6V到3.6V，STM32是2.0V到3.6V，如果你用3.3V供电，两者都没问题。但GD32的Flash擦写次数和时序略有差异，下载算法可能需要调整。APM32的ADC参考电压范围稍有不同，如果你对模拟精度要求高，VDDA的滤波电容要重新计算。CH32F103虽然引脚兼容，但内核是RISC-V架构，固件完全不兼容，原理图可以照搬但程序要重写。

我的建议是：原理图按STM32F103C8T6的标准画，焊接的时候先焊原装芯片调通，再换国产替代验证。这样出了问题容易定位是硬件还是芯片本身的差异。

2.3 封装选择与PCB布局的提前考量

LQFP48封装的引脚间距是0.5mm，手工焊接难度中等，需要一定的拖焊技巧。如果你对自己的焊接手艺没信心，可以考虑买转接板或者直接用核心板模块。但既然要画原理图，我默认你打算自己打板焊接。

在画原理图阶段就要考虑PCB布局的问题。比如去耦电容必须尽量靠近芯片的VDD引脚，晶振要靠近OSC_IN和OSC_OUT，复位电路的走线要短。这些约束在原理图上体现不出来，但你在画图的时候就要心里有数，不然后面画PCB的时候会发现元件摆不开。

3. 电源部分：别小看那几个电容

3.1 3.3V稳压电路的选择逻辑

STM32F103C8T6的工作电压是2.0V到3.6V，典型值3.3V。供电方案通常有两种：一种是直接用外部3.3V电源，另一种是从5V降压到3.3V。

如果你用USB供电，VBUS是5V，需要一颗LDO降压到3.3V。常用的型号有AMS1117-3.3、LM1117-3.3、RT9013等。AMS1117便宜好买，但静态电流较大，效率不高，压差要求1.1V以上。RT9013静态电流只有25μA，适合电池供电的场景。

我一般选AMS1117-3.3，因为便宜且货源充足。但要注意，AMS1117的输出电容不能太小，否则容易自激振荡。数据手册推荐输出端接22μF钽电容，我实测用10μF MLCC加1μF MLCC也能稳定工作，但如果你对稳定性要求高，还是按手册来。

LDO的输入端也要接电容，一般10μF加0.1μF组合，滤除低频和高频噪声。输入输出电容的接地端要尽量靠近LDO的GND引脚，这个在PCB布局的时候要特别注意。

3.2 去耦电容的配置与计算

STM32F103C8T6有三个VDD引脚和一个VDDA引脚，每个VDD引脚旁边都要放一个0.1μF的去耦电容。这三个电容的作用是滤除芯片内部开关噪声，防止电源波动导致芯片工作异常。

0.1μF这个值不是随便选的。芯片内部的门电路在开关瞬间会产生高频噪声，频率大概在几十MHz到几百MHz。0.1μF的MLCC在这个频段的阻抗最低，能有效把噪声旁路到地。如果你用1μF，低频滤波效果更好但高频阻抗反而上升；用0.01μF，高频好但容量不够。所以0.1μF是折中后的最佳选择。

除了每个VDD引脚旁边的0.1μF，整个板子上还要放一个10μF的钽电容或者MLCC，作为全局储能电容。这个电容的位置可以稍微远一点，但也不能太远，一般放在电源入口附近。

VDDA的滤波要更讲究一些。除了0.1μF，还要加一个1μF的电容，并且最好串联一个磁珠或者小电阻，形成LC滤波。如果你不用ADC，VDDA可以直接接3.3V，但滤波电容还是要保留。

3.3 电源指示与保护电路

电源指示灯不是必须的，但强烈建议加上。一颗LED加一个1kΩ限流电阻，接在3.3V和GND之间，能让你一眼看出板子有没有上电。LED选0603封装的红色或绿色，电流大概2mA到3mA，亮度足够又不费电。

限流电阻的计算很简单：LED正向压降按2V算，电源3.3V，电流取3mA，电阻就是(3.3-2)/0.003≈433Ω。实际选1kΩ也没问题，电流小一点亮度暗一点，但更省电。

保护电路方面，如果你用USB供电，建议在VBUS和LDO之间加一个自恢复保险丝，防止短路烧电脑USB口。保险丝选0805封装的，额定电流500mA，跳闸电流1A。再加一个TVS二极管防静电，型号选SMAJ5.0A，钳位电压9.2V，能有效吸收静电脉冲。

4. 时钟电路：晶振不起振的锅往往在这里

4.1 外部晶振的参数选择

STM32F103C8T6的外部高速晶振（HSE）推荐8MHz，配合内部PLL倍频到72MHz。为什么选8MHz而不是其他频率？因为STM32的PLL输入范围是4MHz到16MHz，8MHz正好在中间，倍频系数9倍得到72MHz，是官方推荐的最佳配置。

晶振选无源晶振，负载电容（CL）通常选20pF。匹配电容的计算公式是：C1=C2=2×(CL-Cstray)，其中Cstray是PCB走线的寄生电容，一般取3pF到5pF。所以C1=C2≈2×(20-5)=30pF。实际选22pF到33pF都可以，我一般用22pF，实测起振稳定。

晶振的精度选±20ppm就够了，太高精度浪费钱，太低精度串口通信容易出错。封装选5032或3225贴片晶振，比直插的HC-49S省空间。

4.2 匹配电容与反馈电阻的取舍

匹配电容的作用是调整晶振的谐振频率，让它在标称频率上工作。如果电容选大了，频率偏低；选小了，频率偏高。22pF是一个比较安全的起点，如果你发现串口通信误码率高，可以用示波器测一下晶振频率，然后微调电容。

反馈电阻（RF）的作用是给晶振提供直流偏置，让它工作在非线性区的线性段。STM32内部已经集成了反馈电阻，外部不需要再加。但有些国产替代芯片内部没有集成，这时候需要在OSC_IN和OSC_OUT之间加一个1MΩ的电阻。画原理图的时候可以预留这个位置，调试的时候根据实际情况决定焊不焊。

4.3 晶振布局的注意事项

晶振在PCB上的布局比原理图更重要。晶振和匹配电容要尽量靠近芯片的OSC_IN和OSC_OUT引脚，走线长度不要超过10mm。走线要包地处理，晶振下方不要走其他信号线，尤其是高频信号。

晶振外壳要接地，如果是贴片晶振，外壳焊盘直接接到GND。如果是直插晶振，外壳用一根线接到GND。这样能屏蔽外部干扰，提高起振可靠性。

还有一点：晶振下方不要铺铜，或者铺铜但不要连接到任何网络。因为铜箔和晶振引脚之间会形成寄生电容，影响频率稳定性。

5. 复位与启动模式：两个容易被忽视的细节

5.1 复位电路的阻容取值

STM32F103C8T6的NRST引脚内部有上拉电阻，典型值40kΩ。外部复位电路通常是一个10kΩ上拉电阻加一个0.1μF电容到地，再加一个复位按键。

上拉电阻的作用是保证NRST在常态下为高电平。10kΩ这个值既能保证足够的驱动能力，又不会在按键按下时消耗太大电流。如果你用100kΩ，抗干扰能力会下降；用1kΩ，按键按下时电流太大。

电容的作用是滤除复位引脚上的毛刺，同时在上电时提供一个延时复位。0.1μF配合10kΩ，时间常数τ=RC=10k×0.1μ=1ms，足够让电源稳定后再释放复位。

复位按键选轻触开关，并联在电容两端。按下时NRST接地，芯片复位；松开时电容充电，NRST缓慢上升到高电平。这个缓慢上升的过程就是复位延时，保证电源完全稳定后再启动。

5.2 BOOT0和BOOT1的配置逻辑

BOOT0和BOOT1决定芯片上电后从哪里启动。BOOT0=0时从主Flash启动，这是正常运行模式。BOOT0=1且BOOT1=0时从系统存储器启动，这是串口下载模式。BOOT0=1且BOOT1=1时从SRAM启动，一般不用。

实际使用中，BOOT0通过一个10kΩ电阻下拉到地，同时用一个跳线帽或者按键可以拉到3.3V。BOOT1/PB2通过一个10kΩ电阻下拉到地，一般不需要改动。

为什么要用电阻而不是直接接地？因为BOOT0在芯片内部有弱下拉，但为了确保可靠，外部还是要加一个10kΩ下拉。跳线帽的作用是方便切换模式，如果你只用SWD下载，BOOT0直接接地就行，不需要跳线帽。

5.3 启动模式切换的实操建议

我建议在板子上留一个BOOT0的跳线帽，虽然SWD下载不需要改BOOT0，但万一SWD引脚被禁用或者芯片锁死，还可以通过串口下载来救砖。串口下载需要把BOOT0拉到3.3V，然后复位，芯片进入系统存储器启动模式，通过USART1下载程序。

跳线帽选2.54mm间距的，和排针配套。如果你追求小巧，可以用0805封装的0Ω电阻代替跳线帽，需要切换的时候用烙铁焊上或焊下。但这种方式不灵活，调试阶段还是跳线帽方便。

6. SWD下载接口：两根线搞定调试

6.1 SWD与JTAG的取舍

STM32支持SWD和JTAG两种调试接口。JTAG需要5根线（TCK、TMS、TDI、TDO、TRST），SWD只需要2根线（SWDIO、SWCLK）。对于最小系统来说，SWD明显更合适，省引脚省空间。

SWDIO对应PA13，SWCLK对应PA14。这两个引脚在芯片内部有上拉，但外部还是建议加上拉电阻，10kΩ到3.3V。上拉电阻的作用是保证空闲时引脚为高电平，防止误触发。

SWD接口的排针一般用4针或5针：VCC、GND、SWDIO、SWCLK，再加一个RESET。RESET可选，但建议加上，方便调试器复位芯片。

6.2 下载器的兼容性与接线

常用的下载器有ST-Link V2、DAPLink、J-Link等。ST-Link V2便宜好用，支持SWD和SWIM，驱动安装简单。DAPLink开源，支持拖拽下载，适合批量生产。J-Link功能最强但价格贵，个人学习没必要。

接线的时候注意：下载器的VCC不要接到板子的3.3V上，除非你确定板子没有其他供电。因为下载器的VCC是输出，板子的3.3V也是输出，两个输出对接会打架。正确的做法是只接GND、SWDIO、SWCLK，板子单独供电。

如果你要用下载器给板子供电，那板子上就不要接LDO，直接用下载器的3.3V。但下载器的3.3V输出电流有限，一般只有100mA到200mA，带不动太多外设。

6.3 调试接口的PCB布局要点

SWDIO和SWCLK的走线要尽量短，不要超过50mm。如果走线太长，信号质量下降，下载容易失败。走线要远离晶振和电源开关节点，避免干扰。

排针的布局要方便插拔，一般放在板子边缘。如果板子要装在壳子里，排针要朝外或者用弯针。排针周围不要放高元件，否则下载器插不进去。

还有一点：SWDIO和SWCLK不要接其他外设，这两个引脚在下载的时候会被调试器占用。如果你非要用PA13和PA14做GPIO，下载的时候要先把外设断开，否则下载器无法识别芯片。

7. 从原理图到PCB：几个容易翻车的地方

7.1 网络标号与连线检查

画完原理图之后，一定要用立创EDA的“设计规则检查”功能跑一遍。重点检查：有没有悬空的引脚、有没有重复的网络标号、电源和地的连接是否完整。

我习惯把VDD和VSS用网络标号标注，而不是直接连线。这样图面更整洁，但前提是网络标号要写对。VDD和VDD_3V3是两个不同的网络，不能混用。GND和GNDA也要分开，最后在电源入口处单点连接。

7.2 封装匹配与BOM核对

原理图画完之后，每个元件都要指定封装。STM32F103C8T6选LQFP-48，晶振选5032或3225，电阻电容选0603或0805，排针选2.54mm。封装选错了，PCB画得再好也焊不上。

BOM表要核对清楚：型号、封装、数量、位号。特别是电阻电容，同一个阻值可能有多个位号，不要漏掉。我一般会在立创EDA里直接生成BOM，然后对照原理图逐个检查。

7.3 接地策略与星型接地的实操

接地是PCB设计里最容易被忽视但又最重要的一环。STM32最小系统虽然简单，但接地没做好，ADC精度差、通信误码率高、复位异常等问题都会冒出来。

我的做法是：数字地和模拟地分开铺铜，在电源入口处用0Ω电阻或者磁珠单点连接。晶振下方的地要单独处理，不要和数字地混在一起。去耦电容的接地端要就近打孔到地平面，不要走长线。

星型接地在最小系统里体现为：每个去耦电容的GND引脚先连到一起，再统一接到电源入口的GND。这样避免地电流在芯片下方流动，减少干扰。

8. 画完之后怎么验证原理图没问题

8.1 用立创EDA的仿真功能预检查

立创EDA专业版支持简单的电路仿真，虽然不能完全替代实际测试，但能帮你发现一些低级错误。比如电源短路、LED限流电阻太小、复位电路时间常数不对等。

仿真的时候重点看几个点：3.3V输出是否稳定、复位引脚上电波形是否正常、晶振电路是否起振。如果仿真结果和预期不符，先检查原理图，不要急着打板。

8.2 打板前的DRC与DFM检查

打板之前一定要跑DRC（设计规则检查）和DFM（可制造性设计）检查。DRC检查线宽、线距、过孔大小是否符合工艺要求。DFM检查焊盘间距、阻焊开窗、丝印是否清晰。

嘉立创的DFM检查比较严格，如果你的设计有问题，它会直接标红。常见的DFM问题有：焊盘太小、丝印压焊盘、过孔离焊盘太近。这些问题在打板前改掉，比打回来再改省事得多。

8.3 首板调试的排查顺序

板子打回来之后，不要急着焊芯片。先焊电源部分，测3.3V输出是否正常。然后焊复位电路，测NRST上电波形。再焊晶振，测起振情况。最后焊芯片，测SWD能否识别。

如果SWD识别不到芯片，先检查供电、复位、BOOT0。这三个都没问题，再检查SWDIO和SWCLK的接线。如果还是不行，可能是芯片锁死了，用串口下载试试能不能救回来。

我在实际调试中遇到最多的问题是：晶振不起振、复位一直拉低、BOOT0接错。这三个问题占了调试失败的八成以上。所以画原理图的时候，这三个部分要反复检查，不要想当然。

9. 一些个人经验和踩坑记录

画STM32F103C8T6最小系统原理图这件事，我前后画过十几版，踩过的坑基本都集中在几个地方。第一个坑是去耦电容漏画，尤其是VDDA的滤波电容，总觉得不用ADC就不接，结果后来用ADC的时候发现精度差得离谱，回头补焊电容才解决。第二个坑是晶振匹配电容选错，用了10pF，结果串口通信误码率很高，换成22pF之后稳定了。第三个坑是BOOT0直接接地，没有留跳线帽，后来芯片锁死只能用串口下载，但BOOT0焊死了改不了，只能飞线。

还有一个经验：画原理图的时候，把每个元件的参数都标注清楚，不要只写“电容”“电阻”。0.1μF和10μF的电容在原理图上看起来一样，但焊错了板子就工作不正常。位号也要连续，不要跳号，否则BOM表对不上。

最后说一个关于国产替代的体会。我用GD32F103C8T6替换STM32F103C8T6的时候，原理图完全没改，直接焊上去就能跑。但APM32F103C8T6替换的时候，发现ADC的参考电压需要重新校准，VDDA的滤波电容从0.1μF换成1μF之后精度才达标。所以国产替代不是简单的Pin-to-Pin就行，外围电路还是要根据具体型号微调。

如果你打算把这块板子做成核心板，建议把所有的GPIO都引出排针，电源和地多留几组。这样后面接外设的时候不用飞线，直接插杜邦线就行。排针的间距选2.54mm，和面包板兼容。板子尺寸控制在50mm×30mm以内，方便插在面包板上。

画完原理图之后，不要急着打板。先发给有经验的朋友看一眼，或者发到论坛上让大家挑挑毛病。很多低级错误自己看不出来，别人一眼就能发现。打板一次几十块钱，但浪费的时间远不止这个数。