企业官网建设流程全解析

先说个自己踩过的坑。我刚开始用Sigrity那阵子，拿着网上下载的Demo板在PowerSI里跑S参数，怎么看怎么别扭——谐振点位置跟手算差距很大，TDR曲线开段就往下掉。折腾了一下午，最后发现问题是出在叠层里一块看起来无关紧要的铜皮上：模型里整层都是实心铜，可实际板子在那里是有反焊盘镂空的。这就是今天要聊的Special Void。

很多新手和我当初一样，把Special Void当成一个"高级功能"忽略掉，总觉得叠层设好了、端口加对了就能开跑。但实测几次就会发现，这个设置直接影响仿真结果能不能对上真实板子。这篇文章就把Special Void从概念到操作完整过一遍，包括PowerSI里的设置方法、常见坑，再用Speed2000做TDR仿真验证一遍效果。适合刚接触Sigrity、或者被仿真曲线折磨到头秃的工程师参考。

1. 为什么要折腾Special Void：一个新手最容易忽略的“隐形开关”

1.1 Special Void到底是干什么的

Special Void，字面上就是"特殊挖空区域"。在Sigrity的电磁仿真环境里，它用来在某个导体层或介质区域上人为定义一块被剔除的几何范围。说直白点，就是告诉仿真器：这块地方在真实板子上是没有铜的，或者这个介质区域里不应该填充满材料，你仿真的时候别把它当成实心物体处理。

我经常用一句话跟同事解释：叠层设置定义的是"板子里有什么"，Special Void定义的是"板子里哪里其实没有"。两者缺一不可。

为什么要这么做？因为实际PCB不是均匀整齐的。连接器下方的反焊盘、过孔旁边的避让区、屏蔽罩底部的镂空、甚至某些高速区域刻意挖掉的参考层，都会在真实物理结构中形成"空洞"。如果仿真模型里这些空洞不存在，铜皮面积变大，寄生电容、寄生电感都会偏离实际值，高频段性能差异尤其明显。

举个例子。你手里有一根50Ω微带线，顶层走线，第二层是完整地平面。按照理论公式，线宽和介质厚度选好了就是50Ω。可实际板子在走线两端各有一个SMA连接器，连接器焊盘下面的地层是有反焊盘挖空的。仿真时如果不把这个反焊盘做出来，端口处额外的平板电容会被算进去，TDR波形在起始位置就会比50Ω低一截，看起来像阻抗偏低。但其实不是走线的问题，是模型没做对。

Special Void就是用来解决这类问题的。它能把端口下方、器件下方、特定走线附近的铜皮精确挖掉，让仿真模型和真实板子对齐。

1.2 什么时候必须设置Void，什么时候可以跳过

刚开始用Sigrity的人常问：是不是每个项目都要仔细做Void？我的答案是：看仿真目标。

如果只是做叠层参数扫描、粗略看看走线谐振，或者模型本身是理想化的简单结构，Void可以先不加，结果趋势是准的。但如果要做以下这几类工作，Void基本绕不开：

• S参数提取，尤其是端口附近有连接器、接插件、测试焊盘的结构
• TDR仿真，因为TDR对阻抗变化极其敏感，起始位置几十飞法的电容差异都能在波形上看到
• 电源完整性分析，电源层和地层之间的大面积挖空需要准确建模
• 去嵌或校准流程，需要明确定义参考面位置
• 含屏蔽罩、分割地、隔离槽的板级仿真

反过来，如果只是介质谐振、微带线本征模式分析，或者模型里本身没有大块铜皮，Void可以暂时不碰。

我个人的习惯是：凡是仿真结果要拿去和实测对比的项目，Void必须逐层检查；凡是只看相对趋势、用于方案选型的项目，可以先用默认模型跑通流程，后续再回头精细化。

2. 动手前先看清：PowerSI里Special Void的界面与三种典型用法

2.1 菜单入口与界面布局

在PowerSI里，Special Void的入口藏在Layout视图里，不是特别显眼。不同版本菜单位置会有一点点差异，但核心操作逻辑是一致的：先画一个闭合轮廓，再把这个轮廓标记为Void。

以我常用的版本为例，操作路径是这样：打开PowerSI并加载好模型后，在左侧结构树或者底部标签页切到Layout视图。在Layout视图里，先选择想要挖空的金属层，然后使用画图工具栏里的Rectangle、Polygon或Path工具画出闭合区域。画好后，选中这个图形，右键弹出菜单，找到Special Void或者Define as Void选项，点击确认。有些版本里，也可以在图形的Properties面板里直接把Object Type从Copper改为Void。

这块有一个很重要的界面细节：Layout视图里默认显示的是所有层的叠加平面，新手容易看不清到底选的是哪一层。建议把叠层面板打开，只勾选当前需要操作的那一层来显示，其他层暂时隐藏。这样画出来的轮廓不会选错层。

还有一个实用小技巧：在右侧的Properties面板里，一旦把图形标记为Void，界面会用不同的填充样式显示这个区域。比如实心铜是纯色填充，Void区域通常是斜线或者空心样式。如果你画完发现填充样式没变，大概率是操作没有生效。

2.2 典型用法一：端口下方挖空参考层

这是我在实际项目里用得最多的一种场景。

高速连接器、SMA头、测试探针的焊盘下方，参考地平面往往会有反焊盘避让。这个避让区域的尺寸直接决定了端口处的寄生电容。仿真时如果不挖空，端口阻抗和实际测试结果能差出3~5Ω，S参数在高频段的抖动也会被放大。

操作方法不复杂：先确定端口所在层和它正下方的参考层，在参考层的对应位置画一个比焊盘略大的矩形或者圆形轮廓，然后标记为Special Void。尺寸怎么定？最直接的办法是打开板卡的原始PCB数据，找到对应器件的封装库，量一下反焊盘的实际尺寸。没有原始数据时，可以用经验值：圆形反焊盘直径比焊盘直径大0.3~0.5mm，矩形避让区每边比焊盘大0.15~0.25mm。

这个Void画好之后，端口区域的场分布会明显改变。特别是在TDR仿真里，起始阻抗曲线会平滑不少，不会出现那种“一上来就掉到45Ω然后慢慢爬回50Ω”的假象。

2.3 典型用法二：划定去嵌/校准区域

去嵌（De-embedding）是射频测试里经常要做的一件事：测DUT之前，先把测试夹具、线缆、过孔这些“非被测对象”的影响去掉。PowerSI里可以通过Special Void来定义去嵌参考边界，让仿真器知道从哪里开始算DUT、从哪里切掉夹具。

具体做法是：在叠层的特定位置画一个长条形的Void区域，横跨整个需要去嵌的路径。这个区域会起到一个“电磁墙”的作用，仿真时可以把Void边界当作参考面。配合PowerSI的去嵌向导使用，能够比较精确地提取DUT本身的S参数。

这个方法我做板级验证时用过几次。比较关键的注意点是：Void的宽度要覆盖信号路径周围足够的回流空间，一般至少是信号线宽的3倍以上。宽度不够的话，会在去嵌参考面处引入不连续，反而影响精度。

2.4 典型用法三：模拟屏蔽腔或隔离区

还有一种场景，是模拟板子上的屏蔽罩或者隔离区。

很多板卡在射频区域会用屏蔽罩把电路罩起来，屏蔽罩底部通过焊盘连接地平面。仿真时如果把整个屏蔽罩区域当成普通铜皮铺满，会让地平面的电流分布完全对不上。正确做法是在屏蔽罩外围画一圈Void，把屏蔽罩内部的地平面与外部地平面在几何上分开，再通过焊盘位置预留的连接点保持回流路径。

这种方法特别适合分析屏蔽罩是否对邻近走线造成干扰、隔离槽的宽度是否足够这类问题。我有一次做蓝牙天线匹配调试，发现天线附近的地平面回流路径被屏蔽罩挡了一部分，用Special Void把屏蔽罩区域模拟出来后，S11的频偏一下子就对上实测了。

当然，真正的屏蔽罩模型还可以用三维结构来建，但Special Void的二维挖空方式在大多数板级仿真里已经够用，而且计算量小得多。

3. 实操全流程：从叠层导入到Special Void设置完成

3.1 准备工作：叠层与网络检查

不管用什么工具，仿真模型的地基都是叠层。Special Void设置得再花哨，叠层信息错了也是白搭。

导入模型后，我习惯于按这个顺序检查叠层信息：第一，确认层数是否正确；第二，逐层核对铜厚和介质厚度；第三，确认介电常数和损耗正切；第四，检查是否有隐含的埋孔、盲孔层缺失。

其中第二点和Special Void关系最大。因为Void画在某一层上，如果这一层的金属厚度是0（空层），Void自然没有意义。还有一些模型导入后，部分层的网络分配是空的，画Void时也要注意关联的网络是否正确。

叠层检查完成后，建议先做一次短仿真（比如只跑一个端口对地阻抗），确认模型能正常计算，再开始画Void。这一步可以排除“模型本身有问题导致结果异常”的可能性，避免后面做了一堆Void设置却不知道是哪个环节错了。

3.2 绘制Void区域的三种方式

在PowerSI里，画Special Void轮廓常用的有三种方式，我按使用频率排个序。

第一种是直接绘制矩形。适合反焊盘、隔离槽这类规则形状。操作是选择图层后，点击矩形工具，在参考层上拖拽出一个矩形框，然后右键标记为Void。优点是快，缺点是遇到弧形避让区时不够贴合。

第二种是多边形/弧形轮廓。适合连接器下方不规则避让区、屏蔽罩异形区域等。先用Polygon工具沿着实际避让边缘描边，对于弧形部分可以用Arc工具增加弧线段。描完后标记为Void。这种方式最接近真实板卡，但绘制耗时多一些。

第三种是基于现有图形转换。如果你的版图数据里已经有反焊盘或避让Shape，可以在Layout视图里直接选中这个已有的闭合图形，右键执行转换为Void的操作。这种情况最常见于从原始PCB转换过来的模型，原始Shape保留完整，转成Void很快。

我个人的建议是：如果是简单矩形区域，不要花时间描弧线，直接矩形就行；如果是关键射频节点，花点功夫把弧线画出来是值得的。

3.3 参数设置面板逐项解析

画好轮廓并标记为Void后，Properties面板里会出现一系列和Void相关的参数。这里挑几个关键的讲一下我自己的经验。

第一个是所在层（Layer）。这里不仅要选对金属层，还要注意是否要影响相邻介质层。有些版本提供扩展选项，可以让Void同时作用于上下介质，模拟“挖穿介质”的效果。默认情况下只挖当前金属层，不要乱勾。

第二个是关联网络（Net）。这个参数用来指定Void挂在哪个网络上。一般选择该层上主要的参考网络，比如GND。关联网络选择正确，仿真器才能正确判断该区域哪些铜被去除、回流路径如何变化。

第三个是边缘收缩（Inset/Offset）。这个参数很有用，它可以让Void区域相对于你画的轮廓向外或向内偏移一定距离。比如你量到反焊盘直径是1.0mm，但画的时候画小了，不一定要重画，直接在Offset里填入正数让区域扩大即可。

第四个是平滑处理（Smooth）。如果绘制的多边形有很多尖锐角点，仿真时的网格剖分会在角点附近急剧细化，导致计算时间成倍增加。打开一定程度的平滑，可以减轻网格问题，但对精度有一点影响。我的经验是：一般用默认即可，只有在仿真太慢时才考虑加大平滑。

3.4 保存与复用：Void模板的小技巧

有人可能会问：我做了十几个同类型的板卡，每个都要重新画一遍Void吗？

答案是不用。PowerSI支持把叠层和Void信息保存为模板。在设置完成后，把当前项目导出为模板文件，下一次新建项目时直接导入模板，Void区域会自动出现在相同层的相同位置。当然，板卡尺寸和器件位置变了，位置肯定要微调，但至少省去了重画的时间。

这个技巧在处理系列化产品时非常实用。比如公司有多个版本的射频模块，布局大同小异，我建好第一版的Void模板后，后续版本基本是微调十分钟就完事。

4. 别在这里翻车：Special Void设置的常见坑与排查实录

4.1 坑一：Void画在了错误层

这个错误太常见了，尤其是叠层多的时候。有次我在一个12层板的第3层画Void，结果Properties面板里选中的层是第5层，仿真跑出来完全不对。查了很久才在可视化窗口里发现，第5层的地平面中间莫名其妙空了一块。

排查方法很简单：画完每个Void之后，切到对应的金属层单独显示，确认Void的轮廓出现在正确的层上。如果3D视图可用，直接在3D视图里旋转检查更直观。养成这个习惯后，至少能省去一半的排查时间。

4.2 坑二：区域穿透层数理解错误

这是Special Void参数里最容易理解错的地方。

很多新手以为在某一层画了Void，整个叠层从上到下都挖空了。实际上不是这样。默认情况下，Void只影响当前选中层。如果你希望Void区域穿过多个层或者整个板厚，需要在参数设置里明确指定穿透范围。

有次同事在一个高速背板仿真里，想模拟贯穿隔离槽，结果只在表层挖了一块，内层还是实心铜。仿真结果看起来隔离效果很差，他以为设计不行，后来发现是Void没穿透。这个错误不仔细查很难发现，因为从平面图上看Void是在正确位置的，只有切到3D视图或者逐层检查才能看到。

4.3 坑三：与端口/器件重叠导致网格异常

还有一类问题，是Void区域和端口、器件模型重叠，导致网格剖分在重叠区域出现极小的单元，仿真时间飙升，甚至报错。

我遇到过最夸张的一次，一个板级仿真跑了48小时还没出结果，查看网格统计发现有一个异常密集的区块。查到最后，是一个Void区域和电容焊盘重叠了0.1mm，仿真器在这个位置反复细化网格。

解决办法有两个：一是绘制Void时仔细对齐，避免和已知器件重叠；二是仿真前先用网格检查功能看一下局部网格密度，发现异常密集区域及时调整。个人推荐优先用第一个方法，因为网格细化严重的模型即使能算完，结果也可能因为网格过渡太陡而不准确。

4.4 坑四：TDR仿真时Void似乎没生效

很多人在PowerSI里设置好Void，提取S参数正常，然后转到Speed2000做TDR仿真时，发现Void好像没起作用。TDR曲线和没加Void时一模一样。

这个问题的根源，通常是两个环境之间的模型同步出了问题。Speed2000从PowerSI导入模型时，有些Void信息需要重新映射到对应的层和网络。如果映射失败，Speed2000只会保留基础叠层信息，把Void丢弃。

排查思路是：进入Speed2000后，先检查叠层树里有没有同步过来的Void对象，再检查每个Void关联的层和网络是否正确。如果发现丢失，建议在PowerSI里把模型重新导出一次，导出时确保勾选了包含Void/特殊区域相关选项。这块不同版本选项名称不太一样，我习惯统一导出为SPD格式，兼容性会好一些。

5. 进阶玩法：Special Void + Speed2000做TDR仿真验证

5.1 从PowerSI导出到Speed2000的前置条件

用Speed2000跑TDR之前，模型准备这一步很关键。先在PowerSI里完成叠层检查、Void设置、端口定义，确保所有无源结构都符合预期，再准备导出。

导出时有几个前置条件需要注意。叠层信息必须完整，包括每层的厚度、材料和粗糙度模型。端口定义要明确，Speed2000里的TDR激励就是加在这些端口上的。Void信息必须在导出的模型文件中包含。我一般在导出前会再跑一次短时长的S参数仿真，确认没有模型错误，然后才生成SPD文件。

导出的SPD文件可以直接用Speed2000打开。打开后，建议逐个检查叠层和Void对象，这一步能有效避免上一节说的Void丢失问题。

5.2 在Speed2000中设置TDR激励源

Speed2000里做TDR仿真，本质上是给指定网络加一个阶跃或脉冲源，然后观察反射回来的电压（等效为阻抗）随时间的变化。设置方法我简单梳理一下。

新建一个仿真电路后，找到激励源设置面板，添加一个Step源作为TDR激励。两个参数最需要关注：上升沿时间和幅度。上升沿时间取决于你想分辨多小的阻抗突变。经验上，35ps上升沿可以分辨大约0.7mm左右的不连续结构，100ps上升沿分辨1.8mm左右。幅度一般设200mV或1V，60Ω内阻输出，这个参数可以按测试规范调整。

激励源加好后，设置观察点。观察点放在被测网络入口处，Speed2000会在该位置计算反射波形，并转换为阻抗。仿真时间长度取决于被测结构长度，一般先让波形跑平稳，建议比电长度对应的往返时间长三倍以上。

跑完仿真后，就能得到阻抗-时间曲线，也就是通常说的TDR曲线。

5.3 结合Void区域判读TDR曲线

TDR曲线怎么和Special Void对应起来？

先记住一个基本判据：曲线上阻抗突然降低，说明该位置有额外的电容效应；阻抗突然升高，说明该位置有电感效应或者参考层被挖空了。所以，如果某个Void设置后，TDR曲线上对应位置出现阻抗上跳，不用慌，很可能是Void把这段区域的电容减小了，阻抗自然升高，这是正常现象。

比如一个微带线端口，下方参考层画了Void之后，端口处的寄生电容变小，TDR曲线起始阻抗会比没画Void时更高。如果画过了头，阻抗又会高于50Ω，这时候需要适当调整Void尺寸。

反过来，如果发现Void区域对应的波形出现凹陷或异常反射，要检查Void轮廓是不是画大了，把不该挖掉的回流走线也切断了。这种情况在多层板里很常见，特别是内层有短切换层的走线时，Void会把它们的回流路径截断，TDR上就会看到明显的反射尖峰。

5.4 一个完整示例：从Special Void到TDR结果

用一个简单例子把完整流程串一遍。

假设我要验证一段顶层50Ω微带线的端口反焊盘效果。过程是这样的：在PowerSI里导入叠层，顶层为信号层，第二层为地。在地层靠近端口处画一个直径1.2mm的圆形Special Void，对应连接器反焊盘实际尺寸。导出SPD文件，打开Speed2000。在端口处添加一个上升沿35ps的Step源，幅度200mV，内阻60Ω。仿真后观察TDR曲线。

没有Void时，端口起始阻抗在46Ω左右，呈现明显的电容性凹陷，大约2~3mm之后才恢复到50Ω。加了这个Void后，起始阻抗会升到49Ω附近，曲线明显平缓很多。如果继续把Void加大到2.0mm，起始阻抗可能冲高到54Ω，说明挖过头了，需要回退。

从这个例子能看出，Void不是越大越好，也不是越小越好，而是要和真实板卡的避让尺寸对齐。用TDR曲线来做验证，能很直观地看到尺寸偏差造成的影响。

我在实际使用中的一个经验是：第一次跑Special Void+TDR，不要一上来就拿完整板卡练手，太复杂，出问题也不容易定位。找一对差分过孔或者一段简单的微带线，人为构造几种Void尺寸，对比TDR结果差异。半小时就能建立起手感，以后再处理复杂板卡就心里有数了。这个流程走通之后，你会慢慢发现，Special Void其实不是一个用来炫技的功能，而是让仿真模型回归真实世界的基本功。