企业官网建设流程全解析

这两天画板子刚好碰到一块带网络的板子，又双叒叕看到有新手在以太网PHY到RJ45这段走线上翻车。说出来你可能不信，这个看起来只有几厘米长的走线区域，其实是整个PCB设计里翻车率最高的地方之一。信号完整性问题、EMC测试不过、丢包严重、偶尔连不上网，十有八九都能追溯到这段被忽视的MDI走线。

我大概算了一下，这几年经手过不下二十种带以太网接口的板子，从最简单的STM32配LAN8720，到工业级的车载以太网方案，踩过的坑加起来能绕实验室一圈。这篇文章就把我积累的实战经验一次性倒出来，从差分走线规则到EMC要点，从网络变压器怎么摆到RJ45外壳怎么处理，尽量写得细一点，让新手能直接照着做，也让有经验的工程师能查漏补缺。

先说清楚，这篇主要针对的是最常见的分离方案：PHY芯片（比如LAN8720、DP83848、RTL8201这类）通过RJ45连接器出网口，中间带网络变压器（或者变压器集成在RJ45内部）的标准MDI（Medium Dependent Interface）接口场景。如果你用的是那种PHY和变压器全集成的高集成度方案，部分结论可以平移，但细节会有差异。

1. 从整体框架开始：MDI走线到底在走什么信号

在动手画线之前，你得先搞清楚自己到底在处理什么信号，这样才能理解设计规则背后的原因，而不是死记硬背参数。MDI接口在标准100BASE-TX/1000BASE-T以太网里，传输的是差分信号，速率分别为125Mbps和1250Mbps（千兆是4对线同时跑）。

很多人容易把MDI差分信号和USB、PCIe这类高速差分信号混为一谈。实际上MDI信号有两个非常独特的特征：第一是经过了网络变压器的隔离耦合后，它对外的共模电压是浮空的，这对共模电感、变压器摆放都有特殊要求；第二是MDI信号本身的摆幅并不高（发送端差分摆幅典型值在±1V左右，接收端在±0.5V量级），但它对过冲和振铃非常敏感，因为这些会直接转化为EMI辐射。

回到PHY到RJ45这段走线，它的本质任务就两个：把PHY侧发出的差分信号完整、低失真地送到变压器和RJ45侧；再把对端传来的信号无损地送回PHY的接收端。这段链路上任何一个阻抗突变、长度失配、回流路径断裂，都会造成反射、共模噪声和电磁辐射。

这就是为什么我习惯把这段走线称为"板内的高速模拟射频区"——虽然它跑的是数字信号，但在这个节点的分析维度上，你必须以射频的视角去对待。长度单位是mil而不是mm，阻抗不是"大概差不多"而是"必须控制"，地平面不是"有就行了"而是"必须完整连续"。

1.1 为什么PHY到RJ45之间的走线这么容易出问题

我见过太多人把这块做成"盲区"。原因也不难理解：很多教程都在教你PHY芯片怎么配置寄存器、RMII接口怎么接STM32，但讲到PHY到RJ45这一段，往往一句"差分对等长走线"就带过去了。这句"等长走线"害了不少人。

实际项目里，这一段走线的难度来自几个维度协同作用：阻抗控制要和变压器以及PHY的片内端接匹配；差分对内等长、差分对之间间距、对地间距必须同时满足；网络变压器的摆放位置决定了走线能不能直进直出；RJ45的外壳接地处理直接决定EMC测试能不能过；还有千兆和百兆的走线规则差异也很大。

这些因素交织在一起，就没有一个单一规则能解决所有问题。你需要一个系统性的方法论来指导这个设计过程，这就是这篇文章要给的。

1.2 MDI走线设计的总原则与本节导读

如果只让你记住一句话，那就是：MDI差分走线对，全程参考完整的地平面，从PHY到变压器再到RJ45，阻抗连续，平整直走，不打孔，不跨分割。这五条能做到，你的MDI走线基本就成功了一多半。

接下来的内容，我先带你搞明白MDI信号传输的关键环节和设计思路，然后重点拆解布线操作的五个核心细节：差分阻抗、等长处理、回流路径、变压器摆放、RJ45外壳处理，每一个都配合实战案例讲清楚。再给出一套从原理图到PCB落地的完整实操流程。最后用一个近期调试的百兆项目，把真实的排查经验——从波形异常到EMC整改——全部还原给你看。

2. 设计前的关键准备：读懂PHY与变压器的电气关系

工欲善其事，必先利其器。画MDI走线之前，你得先把影响走线的一切外围因素摸清楚。很多时候PCB走线的问题，根源在原理图设计阶段就已经埋下了。这里讲三个我每次做新项目都会先确认的点，它们直接决定了后续的布线和最终性能。

2.1 第一件事：查PHY数据手册的MDI引脚定义与内部结构

拿到一个PHY芯片，第一件事不是看寄存器，而是把MDI引脚（通常命名为MDI0+、MDI0-、MDI1+、MDI1-，千兆则是MDI0到MDI3共四对）附近的内部结构看清楚。

重点看两个东西：片内端接电阻和偏置结构。有的PHY在MDI引脚内部已经集成了终端电阻，比如某些芯片的接收端内部就有50Ω到地或者100Ω跨接，这种情况下你外部变压器匹配电路的设计就要相应调整；有的是电流型PHY（Current Mode），输出需要变压器中心抽头提供偏置电压，有的则是电压型（Voltage Mode），中心抽头的接法和电流型完全不同。

这两类PHY的核心区别在变压器中心抽头的接法上，后面实操部分我会专门展开。这里你只需要确认自己的芯片属于哪一类，然后严格按数据手册的典型应用电路来设计外围电路，不要自己发挥。我见到过把电流型PHY当电压型来配中心抽头，导致信号幅度不对、眼图全乱的案例。

2.2 第二件事：搞清网络变压器的规格与中心抽头处理

网络变压器（隔离变压器+共模电感）在MDI链路中承担着隔离、共模抑制、阻抗匹配的三重角色。不同速率等级要求的变压器不同：百兆用1:1的1通道变压器，常见型号如HX1188NL、20F001N等；千兆用4通道变压器或者带AutoMDIX支持的型号。

你需要特别留意的是变压器的匝比和中心抽头（Center Tap）的处理方式。对于电流型PHY，发送端变压器中心抽头通常通过一个电阻（典型值1kΩ）接到对应的电源轨（如3.3V或2.5V），用于给PHY的输出级提供直流偏置电流路径；接收端的中心抽头则经常通过一个电容接地（通常0.1μF），配合PHY内部的偏置电路工作。

这部分设计错误会在原理图阶段就种下隐患，到了PCB阶段你是救不回来的。所以画板子之前，务必对照数据手册里的典型电路，把中心抽头网络每个电阻电容的取值核对一遍。

这里有一个我在实际项目中总结的心得：IEEE 802.3标准中关于MDI的电气规范已经非常成熟，你不需要自己"发明"外部电路，PHY数据手册给的典型应用电路就是最优参考。你要做的是严格复现它，并把精力集中在PCB布线上。

2.3 第三件事：识别你的RJ45是否带变压器以及它的内部结构

RJ45连接器现在有很多形态，裸RJ45（不带变压器）、带变压器的RJ45（内置网络变压器）、带变压器+共模电感+ESD防护的全集成RJ45座子。这三种形态的走线策略完全不同。

如果是裸RJ45，那你的板子上需要独立的网络变压器，走线路径是PHY → 变压器 → RJ45，变压器和RJ45之间的走线属于"隔离侧"，这个区域的地平面策略会比较特殊（后面细说）。如果是带变压器的RJ45，走线路径变成PHY → RJ45内置变压器，你只需要负责PHY到RJ45引脚这一段，而且因为变压器在RJ45内部，次级侧的布线和你无关，设计压力小很多。

我强烈建议，在非必要的情况下优先选用带变压器的RJ45座子，尤其是百兆应用。它能把MDI链路中EMI风险最高的那部分（变压器次级到RJ45插座的飞线）封装在金属屏蔽壳内部，外部走线只需要处理PHY到座子这一段，EMC可靠性大幅提升。在工业级车载和通信设备上，这种带屏蔽的集成RJ45是绝对的主流。

3. 核心细节解析：MDI走线的五大关键点

现在进入硬核正题。这一段踩坑经验最集中，我按影响权重从高到低排序，把五个决定MDI走线成败的细节完整讲透。

3.1 差分阻抗控制：你以为的100Ω可能根本不是100Ω

以太网MDI差分对的单端阻抗要求是50Ω，差分阻抗是100Ω（±10%以内比较安全，严格的设计要求±5%）。这是最基本的要求。但难点在于：你的板厂能不能把你的设计变成真正的100Ω。

叠层设计决定阻抗控制的可行性。我见过很多两层板的项目，FR4厚度1.6mm，介质层厚度将近1.5mm，走线和参考平面之间的距离远大于走线宽度，这种情况下要控制到100Ω差分阻抗，线宽线距的组合非常极端，加工误差稍微一偏就废了。

有一个新手常犯的错误：以为差分阻抗只由线宽线距决定。实际上在微带走线结构下，介质层厚度对阻抗的影响比线宽还大。这也是为什么我遇到带以太网的项目，都建议至少用四层板：表层到参考平面距离小，阻抗控制好做，还能提供完整的地平面。

计算阻抗方面，可以用免费工具如Saturn PCB Design Toolkit或JLCPCB的阻抗计算器。但要注意，计算器算出来的只是理论值，最终要以板厂的叠构和阻抗测试报告为准。正规板厂都会提供阻抗控制服务，你在下单时直接指定"差分100Ω控制，表层/内层走线"，板厂会根据他们自己的叠构帮你微调线宽线距。这里强烈建议在PCB文件里加上阻抗要求说明，包含叠构图标注。

我自己常用的一个经验值：四层板，表层到参考层介质厚度0.1mm~0.15mm，差分走线线宽4.5~5mil，线距6~8mil，差分阻抗很容易落在100Ω附近。但这只是一个参考起点，具体数值请以计算工具模拟结果为准。

3.2 差分对内等长与差分对间等长：千兆和百兆的区别很大

"等长走线"这个要求，细究起来分两个维度：差分对内部P和N的等长，以及不同差分对之间的等长。

对于100BASE-TX（百兆），信号速率125Mbps，上升沿大约3~5ns，这个速度下对内等长要求相对宽松，一般控制在5~10mil（约0.13~0.25mm）以内就非常好了。而对于1000BASE-T（千兆），单对速率达到125Mbps的8倍编码速率，趋势是线对内等长要控制在5mil以内，对间等长要控制在10~20mil以内。

为什么千兆这么严格？因为千兆以太网在四对线上同时双向传输，接收端靠DSP做回波抵消和串扰消除，任何一对线的时延失配都会增加DSP的负担，严重时直接导致链路协商失败或误码率升高。

实际操作中，等长处理有一个容易被忽略的细节：蛇形绕线（accordion routing）的正确姿势。我看到很多人用密集锯齿状的蛇形线来做等长补偿，这种结构在高频下容易引入额外的串扰。正确的做法是采用圆弧形或45度折角的绕线，绕线段的间距至少是3倍线宽（最好是5倍以上），绕线长度尽量短，不要为了凑等长绕出一大坨。

3.3 回流路径与参考平面：这里最容易埋雷

差分信号的设计目标是让回流电流大部分通过差分对的另一根线回流，但这只在地平面完整的情况下成立。一旦差分对下方的高频回流路径被切断，回流电流就只能绕道，回流面积急剧增大，EMI立刻恶化。

MDI走线区域最容易出的问题有两个：

第一，参考平面切换。有些设计里，PHY芯片和RJ45/变压器分别在不同的电源域或地平面区域，导致MDI走线必须跨过平面分割。这是绝对要避免的。正确做法是：MDI走线下方必须是连续、完整的地平面，从PHY一直到变压器一直延伸到RJ45的连接器区域。

第二，变压器下方的平面处理。网络变压器原边（PHY侧）和副边（RJ45侧）之间的隔离带，需要在变压器正下方的地平面做开槽隔离，防止共模电流通过地平面在原副边之间耦合。很多参考设计都会标注这个Keepout区域，但具体怎么开槽、开多大，很多新手拿不准。这里给一个经过验证的方案：开槽宽度等于变压器本体宽度（或者略宽2~3mm），长度覆盖变压器原副边之间的中缝，槽两侧的地分别标记为PGND（原边地）和GND（副边地），两者单点连接。

特别提醒：如果你用的是带变压器的集成RJ45，变压器在连接器内部，你无法在变压器下方开槽，这时候原副边的隔离由RJ45内部完成，你只需要把RJ45外壳地和板子地做好合适的连接就行。这部分内容在3.5节详细展开。

3.4 网络变压器的摆放与走线顺序：直进直出是最优解

很多PCB布局的悲剧，从网络变压器的位置一开始就注定。变压器摆放的黄金法则是：让MDI差分走线从PHY出来后能"直进"变压器原边，再从变压器副边"直出"到RJ45，全程不交叉、不打孔、不绕路。

具体操作上，我习惯把PHY、变压器、RJ45放在板边的一条直线上。PHY的MDI引脚朝向变压器，变压器朝向RJ45，RJ45贴近板边（连接器法兰正好卡在板框上）。这样走线路径最短，过孔最少，EMI最小。

对于必须转角的地方，用45度角而不是直角。直角走线在高速信号里的问题不仅仅是阻抗突变，它还会在拐角处形成电荷积累效应，实际效果等同引入了一个很小的电容，对信号边沿造成退化并增加辐射。尽量别让这种情况出现在MDI链路上。

变压器和RJ45之间还有一个EMC细节：如果RJ45是那种不带变压器但带屏蔽壳的，屏蔽壳的接地处理要非常小心。有些设计会把RJ45金属外壳直接连到PCB的GND，有些则通过一个高压电容（如1000pF/2kV）并联一个1MΩ电阻接到GND。这两种做法的区别和适用场景，在3.5节集中讲清楚。

3.5 RJ45金属外壳接地：EMC测试过不过的分水岭

RJ45的屏蔽外壳接地，是我见过EMC整改中被反复折腾最多的地方。很多人觉得"金属外壳当然接地，接GND就好了"。错了。这个接法在遇到系统级EMC测试时，很容易出大问题。

先建立两个概念：PGND（Chassis Ground，机壳地）和GND（电路地，信号地）。RJ45的金属屏蔽外壳需要连接的是PGND，而不是GND。两者之间通常通过一个高压电容（1nF/2kV常见）和/或一个大阻值电阻（1MΩ）进行连接。

为什么要这样？因为RJ45的屏蔽外壳是外部网线屏蔽层的延伸。外界感应的共模干扰会通过网线屏蔽层传到RJ45外壳，如果外壳直接接GND，这个干扰直接灌入信号地，轻则干扰PHY工作，重则在系统级测试时导致辐射超标或者ESD敏感。通过高压电容连接，干扰的高频成分被导到PGND泄放，低频成分被1MΩ电阻泄放，同时保持了信号地和机壳地之间的直流隔离。

细致一点讲，RJ45外壳到PGND的连接方式也分几派。如果机壳本身是金属外壳，且RJ45能直接和机壳有物理接触（比如面板安装式RJ45），那往往直接通过金属结构件接地即可。如果是塑料外壳产品，RJ45只能通过PCB走线接地，那布局时就要把RJ45外壳接地引脚短而粗地连到PCB的PGND区域，PGND区域再通过一颗高压电容和1MΩ电阻与GND汇接。

还有一个细节：多个RJ45座子的外壳地，要防止形成地环路。多网口设备里，我曾经见过两个RJ45外壳通过面板短路，导致PGND环路产生大电流，最终表现为端口通信异常。这种情况下，每个RJ45外壳的接地应该各自独立连接到PGND汇接点，避免串联接地形成环。

我的经验总结：RJ45外壳接地没有"万能的唯一解"，它取决于产品形态、机壳结构和EMC目标。但底线是：不要简单粗暴地把RJ45金属外壳直接大面接GND。先设计成PGND，再根据实测调整，这是最稳妥的策略。

4. 实操过程与核心环节实现：手把手从原理图到PCB落地

好，思路理清楚了，现在跟着我一步一步把这块画出来。我以STM32F407 + LAN8720A（百兆RMII接口）+ 内置变压器RJ45的组合为例，把从原理图准备到PCB走线的完整闭环走一遍。这套流程极具普适性，你换成DP83848、RTL8201、KSZ8081，流程完全一样。

4.1 原理图阶段的检查清单：先于PCB的排雷

启动PCB之前，花十分钟检查原理图，这十分钟能省下你之后三天的调试时间。

1. PHY的MDI引脚和变压器连接是否匹配：以LAN8720A为例，它的MDI0+/MDI0-（TXP/TXN）接变压器的一对输入，MDI1+/MDI1-（RXP/RXN）接另一对。确认压器输出侧的绕组连接到了RJ45的正确引脚（RJ45引脚定义里1/2为TX+/-，3/6为RX+/-，需要确认适配AutoMDIX）。

2. 中心抽头网络是否正确：LAN8720A是内部已经有终端电阻和偏置的型号，它的发送/接收中心抽头接法是不同的。翻数据手册的典型应用图，逐项核对你的电路，不要靠记忆。

3. RJ45的LED引脚连接：带变压器的RJ45通常会引出Link/Act LED引脚，检查LED驱动的电流限制电阻是否合适，极性方向是否正确。

4. 电源去耦：PHY的每个电源引脚附近要有0.1μF去耦电容，电源入口要有适当的Bulk电容（如10μF）。这个影响的是PHY内部噪声，直接关联MDI信号质量。

5. MDI走线区域的平面规划：在原理图阶段就要决定哪些引脚连到PGND，哪些连到GND，在PCB阶段才能有清晰的分区。

4.2 叠层选择与阻抗计算：把"100Ω"变成实际的线宽线距

假设我们采用四层板标准叠构：Top（信号）- GND（完整地平面）- Power（电源平面）- Bottom（信号）。MDI走线优先走Top层，参考第二层GND。

我用的计算参数（以常规FR4，介电常数4.2~4.5，1oz铜厚为例）：表层到GND层介质厚度约0.1mm，差分走线建议起始值：线宽5mil，线距7mil（P和N之间边到边），到周围GND铜皮的间距≥15mil。用阻抗计算工具算一下，100Ω差分阻抗基本落在范围内。

若取线宽5mil、线距7mil时，JLC2313叠构的表面层到参考层是0.103mm，我算出来差分阻抗大约98.5Ω，符合要求。如果你用的板厂叠构不同，这个值会变，但方法不变。

需要特别指出：计算阻抗时，差分对与两侧GND铜的距离也会影响阻抗。铺铜离得过近，差分阻抗会被拉低。所以不要让MDI差分对两侧的GND铜皮贴得太近，留出至少3~5倍线宽的距离更稳妥。

4.3 PCB布局落地：PHY、变压器、RJ45的黄金位置

按以下优先级摆放这三颗关键器件：

1. RJ45靠板边，占据连接器法兰口。RJ45是外部接口，必须放在板边，这一点没得商量。同时考虑RJ45外部的网线插拔应力，尽量让RJ45的机械固定孔在板上打牢，安装孔要足够。

2. 网络变压器直对RJ45，距离控制在5~15mm。变压器和RJ45之间的走线越短越好。我一般控制在10mm以内，这样副边走线既短又直。

3. PHY靠近变压器放置，但要给MDI走线留出平直通道。PHY的MDI引脚侧朝变压器，PHY的数字侧（RMII接口、晶振、复位）朝向MCU/其他电路。PHY和变压器之间建议留出5~10mm的空档，用于差分对走线和必要的滤波器件（如共模电感，如果方案需要外置的话）。

布局时还要同步规划地平面分区：在变压器正下方按之前说的方式做GND开槽隔离。如果你用了带变压器的RJ45，只需要确认RJ45底部有没有需要避让的引脚，不需要额外处理平面。

4.4 布线操作全流程：从差分对到保护地的每一个动作

布局定下来之后，开始走线。以下是每一步的标准操作：

1. 先走MDI差分对，再走其他信号。MDI差分对是板上最关键的高速信号路线，优先级最高。设置好约束规则（差分对线宽5mil、线距7mil、对间间距≥20mil），从PHY的MDI引脚拉出，指向变压器。

2. 差分对内部严格等长，不平整的地方用圆弧或者45度折线绕。我快速绕的时候，习惯先用等长工具自动修，然后手动检查绕线处的间距，确保绕线段间距≥3倍线宽。百兆下把对内误差控制在10mil内；千兆项目控制在5mil内。走线尽量短，不要为了绝对等长而搞出过长的绕线。

3. 从变压器到RJ45的副边走线，同样按差分对绘制。这一段虽然经过变压器后信号能量已经不算高速数字信号，但它连接的是外部线缆，EMI风险并不比原边低。副边差分对同样需要保持100Ω差分阻抗，同样的线宽线距。

4. 过孔尽量不用。MDI链路能从顶层直接连通，就别打孔。如果叠层方案逼你换层，确保换层处附近有GND过孔伴随，保持回流路径连续。

5. MDI差分对两侧和下方，铺设完整的GND铜皮，间距保持15mil以上。这样能提供一个良好的参考环境。

6. RJ45的PGND处理：RJ45金属外壳引脚单独走短而宽（≥20mil）的走线到PGND汇接区（通常在RJ45旁边的螺丝孔或预留接地点），然后PGND通过一颗1nF/2kV电容和一颗1MΩ电阻连接到GND平面，这两颗元件摆放位置要紧挨着汇接点，连线越短越好。

7. 最后检查一遍：所有MDI网络是否连续、有无stub（不要有短引线分支）、变压器下方平面开槽是否正确、RJ45外壳地是否接到了PGND而不是GND平面。

4.5 电流型与电压型PHY的中心抽头改版对照

这是一个常被忽略的原理图/布局交互问题：不同PHY类型的中心抽头网络对旁路电容的摆放要求不同，这会影响布局走线。

电流型PHY（如DP83848的发送端）的中心抽头要通过电阻接电源，那这个电阻和去耦电容的位置要尽量靠近PHY引脚，去耦路径短，电源回路干净。电压型PHY（很多集成度高的PHY）则不需要中心抽头提供偏置电流，中心抽头只需要接个电容到地做交流耦合。

关键点在于，无论是哪种类型，从中心抽头出来的电源或者地线，都不要和差分信号线平行长距离伴走，也不要让这根线穿过差分下方，避免耦合噪声。我倾向于把中心抽头相关的阻容排在PHY引脚近旁，用最短路径连到电源/地，必要时可以放在背面的Bottom层，保持Top层MDI区域清洁。

5. 常见问题与排查技巧实录：用实战经验武装自己

就算前面每一步都做对了，上板测试时还是可能遇到问题。这里我把最近做的一款百兆网关调试过程中遇到的真实问题和排查方法整理出来，每个都有明确的定位手段和解决路径，你遇到类似问题可以直接按图索骥。

5.1 问题速查表

5.2 经典案例复盘：一块"联得上但跑不动"的板子

这块板子让我印象太深了。客户反馈：板子Link灯正常，能协商上百兆，但实际吞吐量只有正常值的三分之一，用iperf测试时疯狂丢包。

排查思路从最简单的开始：先用示波器看了PHY输出到变压器之间的MDI差分波形，发现差分幅度偏低，只有大约700mV（正常应该接近1V）。顺着链路往前查，发现变压器中心抽头到电源之间的走线非常长，绕了大半个板子才到3.3V电源输出点，这段走线上的寄生电感明显过大。发送时的瞬态电流在中心抽头供电路径上产生了压降，导致PHY在发送高电平时的驱动能力不足。

解决方式也很直接：在靠近PHY的位置放一颗10μF和0.1μF的旁路电容，重新走中心抽头的电源路径，让电流回路尽量短。改版后波形恢复正常，吞吐量测试直接跑满了线速。这印证了我前面强调的：中心抽头网络走线看似小问题，实际影响很大。

5.3 避坑清单：细节到位，测试才不用返工

这部分是我花了真金白银总结出来的，每一条都是眼泪换来的：

1. 不要让MDI差分对跨越任何电源分割槽，哪怕只是很小的一个缺口。回流路径的完整性优先于一切其他考虑。

2. 千兆以太网的MDI链路，四对线的对间等长不要偷懒。因为千兆RX/TX是同时在四对线上传输的，对间Skew偏大直接导致DSP收敛困难，这种问题软件怎么调都救不回来，只能改板。

3. RJ45外壳的PGND汇接点别用星形发散方式，要用短总线方式，避免形成辐射环。多个RJ45时，每个外壳独立引到汇接点。

4. 变压器原副边地平面做开槽时，开槽不要延伸到变压器本体范围之外太多，过长反而会产生跨越槽的走线问题。让槽刚好切断原副边之间的耦合路径就够。

5. 信号完整性仿真工具如果用不了，至少用近场探头实测一遍MDI区域的辐射分布。一块板子量产之前，用近场探头扫一遍，能发现大量潜在EMC风险，成本远比拿去专业EMC实验室整改低。

6. 写在最后的实战心得体会

从最早的二三层板胡乱走线的"能用就行"，到现在每一条差分线都跑仿真、测阻抗、扫近场，这个过程是我在十几个项目里一点点被教育过来的。以太网MDI走线是整个PCB设计中最典型的"小区域、大讲究"的领域，它涉及的知识点横跨了模拟信号、数字信号、EMC、机械结构，但又都集中在这几厘米的链路里。

我在实际使用中养成了一个习惯：每个带网口的板子，投板前都会把MDI链路单独截一张图打印出来，对着检查清单一项项打勾。老化测试时也专门做过统计，发现MDI区域走线合规的板子，网口的故障率比随意走线的版本低了不止一个量级。这真不是玄学，都是实打实的电磁场规律在起作用。

如果你正在画第一块带以太网的板子，不用慌，按这篇文章的顺序走：先核对原理图，再定叠层和阻抗，布局摆好三件套，走线守好差分规则，最后处理好地和屏蔽。一个环节一个环节来，这块板子大概率能一次点亮。等你多画几次，你甚至会开始享受那种把高速信号稳稳送出去的掌控感。

最后再分享一个小技巧：画完板子之后，打开3D视图，顺着以太网的链路从头到尾"走"一遍。虽然3D视图看不到电气连接，但你能直观地检查元器件是不是有干涉、RJ45有没有被别的器件挡住、变压器到RJ45的路径是否真的短而直。这种空间感的检查，是原理图网表和2D视图都给不了你的。就这个简单的习惯，已经帮我避开了好几次实物组装时才发现的坑。