企业官网建设流程全解析

做电源这些年，PFC是我遇到“仿真通过”和“实物通过”差距最大的模块。一个常见的场景是：电感算好了，MOS管和二极管选型也没问题，空载、半载都正常，一带到额定功率，输入电流波形就变得没法看，THD冲到百分之二三十，PF掉到0.9以下。另一个更头疼的场景是，Bode图在仿真软件里画得漂漂亮亮，相位裕度显示60°，一键烧录到样机上电，电流环开始高频振铃，电源像在唱歌。两个场景的背后，基本都是同一批问题：环路分析没做透，参数整定靠手感。

这篇文章直接聊五个我反复在项目里见到的PFC环路设计误区——电压外环带宽调太高、电流内环忽略采样延迟、把Boost当Buck配补偿、反馈分压网络随手加电容、以及过零失真全怪乘法器。每个误区都按“现象 → 根因 → 解决方案 → 验证”的顺序展开，重点放在参数怎么定、为什么这样定。适合正在做AC-DC电源、充电桩辅助电源、光伏逆变器辅助电源的工程师参考，尤其适合那些“环路看起来没问题、上机就翻车”的兄弟。

先把五个坑列个总表，方便你往下对照：

1. 动手整定前，先把PFC双环控制的工作逻辑吃透

1.1 平均电流模式PFC到底在环什么

不把结构看清楚就去调参，后面五个坑一个都躲不开。单相Boost PFC最主流的控制方式是平均电流模式，它天然就是双环：

• 电压外环采样输出电压（通常380~400V），经过分压电阻送到电压误差放大器，误差放大器的输出是V_COMP。这个V_COMP不直接控制占空比，而是作为“幅度指令”。
• 乘法器把V_COMP和输入电压前馈/整流后的正弦波形相乘，得到一个正弦平方或者正弦形状的电流参考I_REF。
• 电流内环采样电感电流（也可能采样开关管电流或者输入电流），把这个电流和I_REF做比较，电流误差放大器的输出才最终决定占空比。

打个比方，电压外环是总管，只管“要输出多少功率”；电流内环是执行者，负责让电感电流在一个开关周期内老老实实贴着正弦走。问题是，这个系统里同时存在两个时间尺度：一个是以100Hz/120Hz为代表的工频纹波尺度，另一个是几十到几百kHz的开关尺度。普通DC-DC里只需要照顾一个开关尺度，PFC里却两个都得照顾，很多调参翻车就是“尺度”搞混了。

1.2 两个必须记牢的功率级传递函数

做参数整定，本质上就是在跟功率级的传递函数打交道。PFC里最常用、也最容易被误解的两个公式，我先写在这儿，后面每个坑都会用到：

1. 电流内环控制对象（CCM下，占空比到电感电流）：

G_id(s) ≈ V_out / (sL)

这个公式在中频带以内是很好的近似。它说明电流环控制对象在中频段是-20dB/dec的积分特性、相位-90°，所以电流环补偿网络通常用一个PI（一个零点加积分），把穿越频率附近的相位拉回一个相对安全的范围。穿越频率一般取开关频率的1/5到1/6，再高就要吃采样延迟的亏，这个后面第三个误区的计算会让你看到有多疼。

2. 电压外环控制对象（占空比到输出电压）：

G_vd(s) = V_out/(1-D) × (1 - s/ω_RHPZ) / (1 + s/ω_p + …)

其中右半平面零点频率：

ω_RHPZ = R_load × (1-D)² / L

这是Boost拓扑的招牌特性，Buck里没有。后面第三个误区会展开算一笔账，告诉你这个零点到底在什么工况下会咬人。

目标参数可以先按这个表来定：

2. 误区一：电压外环带宽调太高，100Hz纹波成了THD杀手

2.1 典型故障现象

很多工程师做PFC的第一反应是“电压环越快越好”，觉得母线稳了后端才稳。于是把电压补偿网络里的积分电容减小，或者把零点往高频推，想得到20~30Hz甚至更高的电压环穿越频率。上电一看，母线确实稳，但输入电流波形顶部变平、出现马鞍形，THD从5%涨到25%~40%，PF掉到0.85左右。用功率分析仪看谐波谱，会看到大把的3次、5次、7次谐波。

更隐蔽的是，这种THD恶化往往在低压满载时最明显，因为低压满载时输入电流本来就大，畸变的绝对值更大，发热和EMI问题一起冒出来。很多人这时候去调电流环补偿，折腾半天没用——问题根本不在电流环。

2.2 根因：乘法器把100Hz纹波“混频”成了谐波

单相PFC的输出电容上必然有2倍工频的纹波电压，这是瞬时功率不平衡决定的，躲不开。峰峰值可以用这个公式估：

ΔV_pp ≈ P_out / (2π × f_line × C_out × V_out)

拿一个具体例子算：1kW、母线400V、C_out=470µF、50Hz工频：

ΔV_pp ≈ 1000 / (314 × 470×10⁻⁶ × 400) ≈ 17V

即使两颗470µF并联，纹波峰峰值也有8.5V左右。这个纹波会出现在电压误差放大器的输入端。

如果电压环带宽在50Hz以上，这个10V级别的100Hz纹波就会被误差放大器几乎原样放大，V_COMP上就出现很大的100Hz分量。V_COMP进了乘法器之后，相当于对电流参考I_REF进行了100Hz的幅度调制。电流内环是快环，会忠实地执行这个被污染的参考，于是输入电流在50Hz正弦的基础上叠了100Hz调制，结果就是在输入侧产生150Hz、250Hz、350Hz等谐波分量。THD就是这么爆掉的。

2.3 参数整定：电压环带宽上限怎么算

解决思路不是去和物理规律对抗，而是让电压环对100Hz纹波“装看不见”。工程上把电压环穿越频率压在10~15Hz，也就是100Hz纹波频率的1/7~1/10左右。在这个距离下，100Hz处环路增益已经被压掉了20~30dB，V_COMP上的100Hz分量只剩很小一点，对THD的影响可以接受。

具体整定时，补偿网络通常用Type-II（一个零点+一个积分极点）。几个关键位置：

• 电压环的功率级输出极点：f_p ≈ 1/(2π × R_load × C_out)。按1kW、400V、940µF算，R_load=160Ω，f_p≈1Hz。
• 补偿零点放在f_p附近，也就是1~3Hz，用来提升相位。
• 高频极点放在30~50Hz附近，保证100Hz之后以更陡的斜率衰减。
• 如果用的是OTA型误差放大器，很多IC手册会给出参考的C_z和R_z组合，先按推荐值搭，再根据实测THD微调。一个很实用的判断标准：用示波器测V_COMP引脚，看100Hz纹波分量占总线的比例。如果V_COMP上100Hz分量超过直流分量的2%~3%，THD基本很难看。

2.4 验证波形怎么判读

调完后别只看PF值。用功率分析仪分别在90V、220V、264V三种输入电压、20%/50%/100%负载下记录THD和PF。同时用差分探头看输入电流波形，重点看半波顶部的形状：顶部平了，说明V_COMP上还有明显100Hz分量；顶部圆润、腰线干净，说明电压环已经“管住”了100Hz。

3. 误区二：电流内环只画理想Bode，忘了采样延迟和滤波极点

3.1 现象：仿真相位裕度58°，上机却振荡

这是数字PFC项目里最常见的翻车现场。仿真模型里电流环穿越频率10kHz，相位裕度60°，感觉稳得一批。结果样机一上电，电感电流在开关频率附近抖动，轻载还好，一加负载就出现次谐波振荡，或者负载阶跃时电流包络持续振铃几个毫秒才消停。

问题通常不在补偿器本身，而在你“根本没建模”的那些延迟项。

3.2 相位损失从哪来：RC滤波极点、ADC采样、PWM更新

第一个大头是电流采样前面的RC抗混叠滤波器。很多人图省事，随手放一个10kΩ电阻加1nF电容，算一下极点：

f_pole = 1/(2π × 10kΩ × 1nF) ≈ 15.9kHz

如果电流环穿越频率是10kHz，这个极点在这个频率处贡献的相位滞后是：

φ ≈ arctan(10 / 15.9) ≈ 32°

一个32°的相位损失，抵掉相位裕度的一半还多。如果你仿真里PM只有45°，实物很可能只剩13°，这种情况下只要再有点PCB寄生、IC内部延迟，振荡就是必然的。

第二个大头是数字控制的延迟。ADC采样、控制算法计算、PWM寄存器更新，这些时间加在一起通常是1~1.5个开关周期。100kHz开关频率下，1.5个周期就是15µs，在10kHz穿越频率处对应的相位滞后是：

φ = 360° × f_c × T_delay = 360 × 10k × 15µs = 54°

你没看错，54°。纸面上PM=60°的系统，实际PM只有6°，这还是不把其他延迟算进去的理想情况。很多数字PFC的电流环振荡，根子就在这一拍半的延迟上。

3.3 把延迟项摊开算一遍，再定穿越频率

正确的参数整定流程，是先列一张系统延迟清单：

然后把清单里的每一项都折合成穿越频率处的相位损失，再决定你到底能把电流环顶到多高。

一个实用的设计建议：电流环穿越频率不要追求fsw/5，除非你对延迟有非常精确的建模。常规模拟PFC做到fsw/6~fsw/8，数字PFC做到fsw/8~fsw/10更稳妥。因为穿越频率越高，上面这些延迟项的相位损失增长得越快，而收益却越来越小——电流环本来就不需要那么快，它只要在几个开关周期内跟上乘法器给的正弦参考就够了。

补偿网络的设计目标也相应调整：在考虑了所有延迟之后，确保实际穿越频率处的PM≥50°，增益裕度≥10dB。如果你用的是数字补偿器，建议直接在离散域建模，把1.5拍延迟写进被控对象，而不是在连续域画完Bode再手工加相位，那样容易漏。

3.4 实测验证：别只信第一次开机“没炸”

验证电流环稳定性的土办法是看负载阶跃后的电流包络。给PFC加一个10%~100%的负载阶跃，用电流探头看电感电流：如果电流包络快速收敛、没有连续多圈的振铃，说明相位裕度够；如果振铃衰减得很慢，或者干脆等幅振荡，那就是PM接近0的信号。

有条件的话，用网络分析仪做注入测试，在电流采样回路里串一个小变压器注入扫频信号，直接测电流环开环增益。注意要在实际工况下测，不要只在标称输入电压和满载下测，因为电流环的增益会随输入电压变化。

4. 误区三：把Boost当Buck配补偿，右半平面零点和功率级被误读

4.1 现象：电压环上了一堆Type-III补偿，母线反而发飘

不少做过Buck DC-DC的工程师，习惯性地把“输出滤波双极点+Type-III补偿”的思路搬到PFC上，在电压环里放两个零点、三个极点，想通过零极点相消把带宽拉高。结果母线在低压满载时发飘，输入电压瞬间跌落时输出过冲，甚至出现极限环。还有人把问题归咎于“PFC天生不稳定”，其实是补偿结构和功率级特性根本对不上。

4.2 根因：Boost的占空比到输出电压存在右半平面零点

Boost拓扑的控制到输出传递函数带一个右半平面零点（RHPZ），频率是：

f_RHPZ = R_load × (1-D)² / (2πL)

RHPZ的物理含义很反直觉：占空比增大的一瞬间，输出电压会先往反方向动一下，然后才跟着上来。这是因为Boost在电感储能阶段，输出靠电容撑着，占空比增大意味着电感储能时间变长、向输出传能的时间变短，短期内输出反而掉下去。这个“先反后正”的相位特性，会让环路在高频段损失大量相位，是Buck完全没有的问题。

算个极端工况：90V输入、390V母线、1kW、L=330µH。此时D≈0.77，R_load=390²/1000≈152Ω：

f_RHPZ = 152 × (1-0.77)² / (2π × 330×10⁻⁶) ≈ 3.9kHz

看起来3.9kHz离15Hz的电压环穿越频率很远，所以常规PFC里RHPZ确实不是直接凶手。但如果你习惯了Buck的思路，想把PFC母线电压环带宽推到2kHz甚至更高（比如为了做快速动态响应），RHPZ立刻变成硬墙：在2kHz处RHPZ就已经贡献了27°的相位滞后，再加输出电容的ESR零点和采样延迟，PM轻松变负。

4.3 正确的整定思路：电压环Type-II就够了

PFC的电压环在绝大多数应用里不需要Type-III。为什么？因为电压环带宽被100Hz纹波压死在10~15Hz，在这个频率范围里功率级的相位特性很简单，一个零点足够补偿，多加的零点只会把100Hz纹波的高频尾巴放大，得不偿失。

具体整定时，把电压环穿越频率的设计上限取两个约束的较小值：

• 100Hz纹波约束：f_cv ≤ 10~15Hz
• RHPZ约束：f_cv ≤ f_RHPZ / 5

后者在常规PFC里很少成为约束，但如果你在做需要快速母线动态的场合，比如给后级DC-DC做动态降压，或者想用PFC母线吸收负载阶跃能量，一定要在低压满载工况下把f_RHPZ算出来再定带宽。

另外提一句：电感量选型也要通盘考虑。加大电感能减小电流纹波，但RHPZ频率会降低，等于压缩了电压环带宽的可用空间。PFC电感不是越大越好，要在纹波电流、RHPZ位置、磁芯尺寸三者之间找平衡。

4.4 一个容易被绕晕的点

为什么电流内环好像不太受RHPZ影响？因为电流环控制的是电感电流本身，而不是输出电压。在CCM平均电流模式下，占空比到电感电流的传递函数里没有RHPZ，这才是平均电流模式能够把电流环做到fsw/5的原因。如果你做的是单环电压控制（电压环直接输出占空比），RHPZ就直接落在主环路上，带宽不敢超过RHPZ的几分之一，这是两类方案的本质区别。

5. 误区四：反馈分压网络随手并电容，环路凭空多出一个极点

5.1 现象：VFB引脚一个1nF电容引发的低频抖动

很多工程师调试时嫌母线噪声大，顺手在VFB引脚对地并一颗1nF或者10nF的陶瓷电容。结果上电后输出电压在低频段以几赫兹到几十赫兹的频率抖动，PWM波形的占空比跟着“呼吸”，甚至能听到电源发出低频嘶叫。还有人为了降低待机功耗，把分压电阻选到好几兆欧，结果母线电压偏离设定值好几伏，而且随温度漂移。

5.2 根因：高阻分压网络加旁路电容，相位和直流精度一起崩

分压电阻本身是有等效阻抗的。以母线400V为例，上电阻910kΩ、下电阻10kΩ，下端等效阻抗约9.9kΩ。这时候在下电阻上并一个10nF电容，形成的极点频率是：

f_pole = 1/(2π × 9.9kΩ × 10nF) ≈ 1.6kHz

如果这个极点落在电压环穿越频率附近，相位裕度就会大幅缩水。更要命的是，如果电容直接并在了误差放大器输出端或者V_COMP引脚附近的节点上，那等于直接改了补偿网络的零极点位置，几百pF的量级就足够让环路变脸。

数字PFC还有另一层坑：VFB信号进ADC之前往往有一个RC滤波，而分压网络的高阻抗会让这个RC变成二阶低通。如果下电阻是100kΩ级别、滤波电容是几nF，时间常数到了几百微秒，ADC每次采样时看到的其实是“没来得及稳定”的电压，采样值随温度、漏电流漂移，母线电压自然稳不准。

5.3 正确做法：分压选值、滤波位置、布线一起定

分压电阻的总阻值要按芯片规格书里的VFB偏置电流来选。偏置电流是1µA量级的，总阻值最好不要超过1MΩ；如果偏置电流更大，就该用200~500kΩ量级，否则分压点的直流误差会大到你无法接受。为了待机功耗把分压电阻做到好几兆欧，省下的那点静态功耗，远远抵不上环路和精度踩的坑。

VFB引脚上不要额外并大电容。如果一定要做高频滤波，按芯片数据手册推荐的RC组合来，绝大多数控制器手册里给的VFB滤波网络都是和内部误差放大器配合设计过的，你随手加10nF等于打破了这个平衡。滤波的截止频率至少要高于电压环穿越频率的5倍，最好在几十kHz以上，这样它对环路相位的影响可以忽略。

布线方面，分压电阻尽量靠近IC，中间不要飞长线，反馈走线远离电感、开关节点和功率地环路。这个细节在EMI调试时特别容易反噬：你为了压噪声加电容，结果噪声没压住，环路倒先不稳了。

6. 误区五：过零失真全怪乘法器，其实是误差放大器饱和与恢复时间在作祟

6.1 现象：输入电流过零附近出现“平底”和台阶

输入电流波形在电压过零附近出现一段平底、一段台阶，或者过零之后电流爬起来特别慢。这个现象在低压、半载以下特别明显，而且THD的主要来源就是它。很多人第一反应是“乘法器的小信号线性度不行”，换芯片、调乘法器增益都试了，改善不大。

6.2 根因：占空比极限、EA饱和和恢复时间是三重叠加

过零失真其实是三层原因叠在一起的：

第一层是物理极限。Boost PFC在输入电压接近零时，理论上占空比要趋近于1才能维持电流，但实际控制器的最大占空比是有限的（一般95%~97%），所以过零附近电流根本没法被强制跟踪参考。这一层是拓扑决定的，所有PFC都躲不掉，只能尽量减小影响范围。

第二层是电流误差放大器的饱和与恢复。每个工频周期，电流参考在过零附近跌到很小，电流误差放大器输出被压到最低电平附近甚至饱和。过零之后，参考开始上升，但误差放大器从饱和区爬回来需要时间。如果电流环补偿网络的积分电容偏大，恢复时间会变得很长，表现为过零后输入电流“发呆”几个毫秒才开始跟。这一层才是真正可以通过参数整定改善的部分。

第三层是轻载模式切换。轻载时PFC进入BCM/DCM工作，电感电流变成三角波，平均电流模式的建模前提变了，电流环增益和特性都跟CCM不一样。如果控制器没有良好的模式切换逻辑，过零失真在轻载下会成倍放大。

6.3 解决方案：偏置、补偿、轻载验证三管齐下

针对误差放大器饱和恢复，最有效的办法是查一下控制器是否支持乘法器输出或者电流参考的最小偏置。很多PFC控制IC内部有“零电流偏置”或者“前沿消隐相关的最小参考”功能，设计初衷就是让误差放大器在过零附近不要彻底饱和。别把这个功能默认关掉，把它调到一个很小的正偏置，让电流误差放大器始终留在线性区，过零后恢复时间能明显缩短。

补偿参数也要兼顾过零恢复。如果你把电流环的积分电容加得很大来压开关纹波，过零恢复就会变慢。这跟上一章RC滤波的取舍其实是一回事——电流环不需要对开关纹波做极致滤波，因为平均电流模式本身有比较强的抗开关噪声能力，大电容只会拖慢恢复，还压掉相位裕度。

轻载BCM/DCM工况下，单独靠补偿参数解决不了根本问题。建议优先考虑支持BCM/CRM模式的控制器，或者增加频率限制和谷底开关逻辑。如果必须在平均电流模式下工作，至少要把“最小电流限制”打开，别让电流参考在轻载时跌到无法实现的最小值以下。

验证时千万别只测满载。THD测试矩阵里必须有10%~20%轻载工况，而且要在90V和264V两端都测。很多PFC是满载达标、轻载原形毕露，原因就是轻载下DCM/BCM和过零恢复占了主导。

7. 整定完之后，用四招快速判读你的环路是不是真稳

7.1 注入法实测Bode，别只信仿真

有条件的话，用网络分析仪做闭环注入测试。PFC的注入点可以是电流采样回路、VFB分压网络或者数字控制器的软件注入点。重点不是测一组数据，而是测一组工况矩阵：90V半载、90V满载、220V满载、264V满载，每个工况都记录穿越频率、相位裕度和增益裕度。

实测Bode和仿真对不上时，先别怀疑仪器。优先检查是不是有延迟没建模，或者分压网络、采样RC多加了极点。在这个环节里，我见过太多人把错误归结为“模型不准”，其实是自己的清单漏了项。

7.2 负载阶跃和输入阶跃是照妖镜

电压环慢，所以负载阶跃后母线电压的恢复时间天然比较长，这是正常的。你要看的是恢复过程是否单调、是否振铃。如果母线在一个10%~100%负载阶跃后出现持续几个周期的振荡，或者电流包络出现明显振铃，说明相位裕度不足或者补偿零点位置不对。

输入电压阶跃测试也很关键：用可编程交流源在满载条件下做90V→264V、264V→90V的突变，观察母线是否过冲、是否进入极限环。这两个测试加起来，比十张Bode图都管用。

7.3 极限工况复测：高温、低压满载、轻载谐波

高温老化之后一定要把环路再测一遍。电感在热态时感量会下降，电流环被控对象的增益（V_out/sL）会上升，穿越频率跟着上移，相位裕度缩水。如果电感饱和比较厉害，甚至可能把电流环从稳定推向不稳定。所以“高温老化后THD变差了”，不一定是器件热失效，很可能就是环路工作点漂了。

另外把轻载谐波加进老化项目。高压轻载下，EMI滤波器的X电容会产生超前电流，导致PF下降、谐波上升，这虽然不是控制环路的问题，但排查时要能分辨出来——看波形是电流“头重脚轻”还是过零台阶，两种现象的整改方向完全不同。

7.4 把五个坑做成checklist，改板必查

我自己栽过最大的跟头，是数字PFC里漏算了1.5拍延迟，仿真PM=58°，实物上电直接打嗝。从那以后，我的习惯是把电压环带宽、电流环延迟项、RHPZ工况、分压网络阻值和过零偏置都做成一张表，每换一版layout就重新过一遍。环路这东西，你算得越细、测得越勤，它就越老实。反过来，你越觉得“差不多应该行”，它就越会在你最不设防的工况里给你上一课。