企业官网建设流程全解析

如果你做过反激开关电源，大概率经历过这样的场景：样机在桌面上跑了一整天，输出纹波看着也正常，保护功能都触发过一遍，心里觉得这板子离量产就差一层窗户纸了。结果样品送到实验室做EMC预扫，传导骚扰曲线从150kHz到30MHz一路贴着限值走，甚至在一些频点直接顶破B级线。旁边工程师递来一句"变压器绕法改三明治试试"，你的问题可能就此解决，也可能换来新的超标频点。

三明治绕法确实是开关电源EMI优化里最常用、也最容易被误用的手段之一。它通过改变变压器绕组在磁芯窗口内的排列方式，同时影响漏感、分布电容、耦合路径等多个高频参数。这篇文章我会从物理原理讲到具体绕制层序，再结合传导和辐射认证测试的频段特征，说清楚三明治绕法到底能解决哪些问题、不能解决哪些问题，以及你拿到变压器后怎么验证它真的有效。

1. 你亲手把电源调通了，然后问题才刚刚开始

很多工程师第一次做EMI整改，习惯把所有问题都归结到变压器上，其实开关电源的EMI来源至少有三个。如果这三类问题不分清楚，三明治绕法在你手里就只是碰运气。

1.1 开关电源EMI的三大来源：不是只有变压器

第一个来源是开关节点的高dv/dt。反激电路的MOS管漏极在导通和关断之间快速切换，电压变化率可以达到每纳秒几百伏的量级。这个高压脉冲节点带着丰富的谐波分量，通过变压器的层间电容、PCB走线对地电容，甚至散热器的寄生电容都能耦合成共模电流，最后流入测试仪器和参考地。

第二个来源是高di/dt电流回路。高频脉冲电流流过的环路面积决定了磁场辐射效率。PCB布局如果不注意把功率回路收紧，辐射骚扰很容易超标，这一点和三明治绕法没有直接关系，但它经常和变压器问题混在一起，让人误判。

第三个来源是二极管反向恢复和漏感振铃。输出整流二极管在换流瞬间会产生高频振铃，变压器漏感与MOS管输出电容谐振也会在关断瞬间制造一串衰减振荡。这些振铃的频率通常落在几兆赫到几十兆赫，正好是传导和辐射测试的关注区间。

变压器绕法之所以重要，是因为它同时踩在第二和第三个来源上：绕组排列方式影响漏感大小，也影响分布电容和高频电流路径。理解了这三个来源，你就知道三明治绕法只是一套组合拳里的其中一招，不能包治百病。

1.2 为什么MOS管的振铃总能"蹭"到测试曲线上

反激拓扑里，MOS管关断的一瞬间，变压器初级电感还在试图维持电流连续，但次级二极管刚刚导通，初级电流只剩漏感在继续走。漏感储存的能量无处可去，只好对MOS管的输出电容充电，形成一个高压尖峰，随后与电路中的寄生电容、PCB寄生电感一起产生振铃。

这个尖峰和振铃通过初级绕组、辅助绕组、次级绕组以及它们之间的寄生电容，会向各个方向传输能量。传导测试中1MHz到10MHz频段的超标，相当一部分是漏感振铃贡献的，它的基频和多次谐波正好落在这个区间里。

只要能把漏感压下来，MOS管的电压尖峰和振铃幅度都会肉眼可见地下降，EMI问题从源头就减轻了三分。三明治绕法之所以被推崇，首先是在压漏感这一点上确实有效，没有那么多玄学成分。

2. 三明治绕法到底动了哪根筋：从漏感和振铃说起

2.1 常规绕法的漏感来自哪里

漏感的本质是"漏掉的耦合"。理想变压器要求初级产生的全部磁通都穿过次级线圈，但现实中次级线圈只占据窗口的一部分，磁芯内还存在少量不穿过次级的漏磁通道。这些漏磁通对应的电感分量，就是漏感。

常规反激变压器常见的绕法是初级绕完，再绕次级，再绕辅助绕组，全部从下往上堆叠。这种排法下，次级能"看到"的初级磁通比例比较低，尤其是次级靠近外层且有相当一部分窗口没有被初级完全覆盖时，漏感会偏大。开关频率越高，漏感的阻抗越大，对振铃的助长也越明显。

你可以把漏感想象成变速箱里的齿轮间隙。齿轮啮合得越紧，动力传递越直接；间隙越大，每一次换挡都会顿挫一下。在反激电源里，这个"顿挫"就是MOS管关断尖峰。

2.2 三明治结构如何改变磁耦合

三明治绕法的核心动作是把初级绕组拆成两段，一段绕在次级下面，一段绕在次级上面，让次级线圈被两个初级段"夹"在中间。这样做的好处是，次级几乎在窗口的每一个高度上都能与部分初级线圈交链，漏磁通被次级有效截获的比例明显提高。

我用EFD25磁芯做过一个36W的12V/3A反激，初级总共62匝，常规绕法实测漏感8µH左右。改成三明治，初级分成30匝和32匝两段，把8匝次级夹在中间，同一个磁芯、同一根线径，漏感直接降到3µH出头。这个下降幅度对MOS管尖峰的影响立竿见影。

2.3 漏感降低带来的连锁收益

漏感降下来之后，首先变好的是MOS管的电压应力。同样输入265VAC、反射电压100V左右的条件下，常规绕法关闭时Vds尖峰可能在660V附近，三明治后能落到600V出头，650V的MOS管余量一下子大了。

其次是RCD吸收电路的压力减小。漏感能量越少，RCD钳位电路需要消耗的能量越少，电阻温度会明显降下来。这个信号在实验室里很容易感受到：手摸一下RCD吸收电阻，三明治绕法的样品通常比常规绕法低十几度。

第三才是EMI。漏感振铃幅度变小之后，1MHz到10MHz频段的传导骚扰余量会整体改善。这三点是联动出现的，所以你改绕法时不要只盯着EMI曲线，顺便观察效率、温升和Vds波形，往往能确认绕法是否真的改到了点子上。

3. 好的绕法有代价：层间电容会反过来咬你一口

3.1 初级分段引来的分布电容

三明治绕法不是免费午餐，最大代价是层间分布电容会变大。绕组在磁芯窗口内所占的体积是固定的，把初级拆成两段之后，第二段初级和第一段初级之间只隔着次级绕组和胶带，两道高压绕组之间的电位差直接通过绝缘层形成寄生电容。

这个等效电容的一端连接着开关节点，也就是MOS管漏极，另一端连接着初级绕组的另一端、次级绕组以及磁芯。开关节点上的几百伏快速跳变，会通过这个电容产生位移电流，直接注入到次级侧和地之间。

结果是传导测试的低频段可能变好，但10MHz以上的频段出现过冲甚至新的超标峰。很多工程师反馈"改了绕法反而更差了"，多数情况就是层间电容增大的副作用盖过了漏感改善的收益。

3.2 共模电流路径与Y电容的死结

层间电容增大会导致共模电流更活跃。共模电流的典型路径是从开关节点通过层间电容流到次级绕组，再经过输出线缆对地的寄生电容回到地，或者经过变压器初次级之间的Y电容返回初级侧。

为了抑制共模电流，常规做法是把Y电容加大，给高频电流一条更顺畅的回流路径。但Y电容直接跨接在初、次级之间，它的大小受漏电流限制，安规标准不允许无限制加大。这就是个死结：层间电容大了，需要的Y电容也大，但Y电容又受漏电流约束。

实际项目里，我遇到过在20MHz附近传导超标的情况，把Y电容从1nF加到4.7nF之后低频共模确实下去了，但漏电流逼近安规上限，而且辐射在80MHz到100MHz出现新的峰。最终方案是回到变压器结构上，通过减少层间电容来解决问题，而不是继续堆Y电容。

3.3 什么时候该放弃三明治绕法

如果你面对的是超小功率、磁芯窗口紧张的设计，或者产品工作频率已经很高、辐射骚扰主要矛盾在30MHz到100MHz，三明治绕法的收益可能就不明显了。

在这些场景里，我会优先考虑次级屏蔽绕组。在初、次级之间绕满一圈铜箔或一圈漆包线，然后接到初级静点或次级地，可以把层间电容产生的位移电流先"截住"并引走，比硬上三明治结构要干净得多。判断要不要用三明治，可以先看传导测试的超标频段：如果超标集中在几兆赫以下，三明治大概率有效；如果高频段连成一片，先怀疑共模电容路径，绕法未必是首选。

4. 用EFD25磁芯绕一个完整的三明治变压器（含层序表）

4.1 设计参数与绕制总览

拿我最近做的一个12V/3A反激适配器来当例子。开关频率65kHz，输入85V到265VAC，磁芯EFD25，PC40材质。初级电感量设计在680µH附近，初级总匝数62匝，次级8匝，辅助绕组10匝，匝比约为7.7，反射电压约98V。

三明治方案把62匝初级分成两段，第一段30匝固定在骨架底层，第二段32匝放在次级外层，两段串联且绕向保持一致。这里有个小技巧：第二段比第一段多绕两匝，因为第一段与磁芯底部距离更近、散热条件差一些，多出来的匝数可以平衡两段绕组的直流电阻差异，保证两段温升相对均衡。

在动手绕之前，先用万用表确认骨架引脚定义，把初级侧和次级侧的引脚区分清楚。很多骨架底部带挡墙，次级引线要从挡墙外侧走，这一步做不好后面引线会打架。

4.2 绕制顺序与层序表

绕制顺序按照从骨架底层到外层的方向进行：

1. 清理骨架，确认引脚功能，初级侧引脚定义为1-3，次级侧为4-5。
2. 初级第一段30匝，0.3mm漆包线，从引脚1起绕，分两层绕完，层间加一层绝缘胶带。
3. 包一层绝缘胶带，把初级第一段与次级隔离。
4. 次级8匝，0.4mm三重绝缘线两根并绕，从引脚4起绕，尽量铺满窗口。
5. 再包一层绝缘胶带。
6. 初级第二段32匝，0.3mm漆包线，方向与第一段一致，绕满后处理末端引脚。
7. 包两层绝缘胶带，做初级与辅助绕组之间的隔离。
8. 辅助绕组10匝，0.2mm漆包线，起止引脚根据芯片供电要求定义。
9. 外层包三层绝缘胶带收尾。

对应层序表：

引脚号只是示例，不同骨架按实际调整，关键是初级第一段和第二段要串联成同名端，不能绕反，否则相位反了变压器直接不能工作。

4.3 关键工艺细节：绕向、胶带、引脚

三明治绕法对工艺细节很敏感。第一件要注意的是绕向必须统一。反激变压器对同名端有严格要求，两段初级串联时，如果从同一方向起绕，两个绕组的首尾相接就形成正确的串联方向；一旦其中一段绕向反了，整个变压器的极性就错了。

第二件是胶带的厚度和层数不能凭感觉。层间胶带既承担电气绝缘功能，也直接影响分布电容。胶带变厚，分布电容会小一些，但窗口利用率变低；胶带太薄，耐压和分布电容都会出问题。一般初级与次级之间至少满足加强绝缘要求，具体层数按安规要求来，不必为了EMI盲目加厚。

第三件是引线处理。次级用三重绝缘线，引脚与线体之间不需要额外加套管，但初级引线和辅助引线要从骨架两侧分开走，避免高频引线并行走线形成额外耦合。我见过一个样品，初级引线和次级引线在骨架底部靠得太近，传导测试在15MHz附近出现一个尖峰，把引线分到两侧后尖峰自然消失了。

5. 传导和辐射测试中，三明治绕法能出手与不能出手的频段

5.1 传导骚扰的频段地图

传导骚扰测试范围是150kHz到30MHz，用LISN作为测量参考阻抗。不同频段对应不同的干扰机制，调试思路完全不一样。

150kHz到500kHz主要看功率级的低频纹波和输入整流电路。反激电源的输入电流是斩波电流，基波和二次谐波集中在几百千赫，这一段的超标主要靠输入端差模电感、X电容来压，改变压器绕法作用不大。

500kHz到5MHz是开关频率基波及低次谐波的主场，漏感振铃也主要落在这里。三明治绕法降低漏感后，这段的改善非常明显，一般能看到3到6dB的余量提升。

5MHz到30MHz逐渐过渡到共模主导。变压器层间电容、Y电容与路径电感的谐振峰常出现在这里。如果这段超标，先查共模电感的高频特性，再检查Y电容的布局和容量，最后才是绕法细节。

5.2 辐射超标往往不是变压器的锅

辐射测试范围按CISPR 32是30MHz到1GHz。这一段的问题更多来自PCB上的高频电流环路面积、线缆共模辐射和散热器寄生天线效应，变压器绕组结构只在其中一部分场景里起作用。

一个常用的判断方法是拿近场探头扫变压器磁芯周围和MOS管、二极管上方，对比超标频点上的频谱幅度。如果超标能量主要集中在开关节点和输出二极管旁，说明变压器耦合或环路面积异常，这时调绕法或加屏蔽有针对性；如果整个PCB区域都有能量，那是布局层面的问题，绕法改了也白改。

实际案例里，我修过一台辐射在90MHz超标的电源，原来以为变压器漏感大，试过三明治绕法和铜箔屏蔽，都压不住。后来发现是次级整流二极管到输出电容的环路面积太大，把走线改短、加RC吸收之后，90MHz的峰直接降了10dB以上。三明治绕法在这种情况下确实不合适。

5.3 一个18W电源从超标到过认证的调整顺序

这是我实测印象比较深的一次。一台18W适配器，传导测试在2.8MHz超标6dB，辐射在80MHz左右余量不足3dB。我的处理顺序是：

先调RCD吸收电路。吸收电容和电阻的值影响漏感振铃的阻尼，把吸收电容从470pF试着加大到1nF，2.8MHz超标减小到3dB。再调整变压器绕法，把常规绕法改成三明治，漏感降了一半，2.8MHz继续往下走，余量约4dB。这时候辐射仍不够，在次级整流管两端加了RC吸收，并调整了输出Y电容的位置，最后以平均6dB的整体余量通过。

这个顺序的经验是：先处理不受绕法影响的环节，把余量尽量做大，再用绕法去啃最难的频段。不要一开始就动变压器，因为绕法改动一次要重新绕线、重新测试，成本最高。

6. 实测验证与量产里躲不开的那些坑

6.1 绕完怎么验证漏感和极性

拿到三明治绕法变压器后，第一件事是用LCR表测初级电感量和漏感。测初级电感时其他绕组开路，测到的应该在680µH附近；测漏感时把次级所有引脚短路，再测初级电感，读到的就是漏感。如果设计目标在3µH到5µH之间，实测落在这个范围就说明绕法起到了效果。

极性验证更简单：给初级线圈串一个电阻，用示波器同时看初级和次级的波形，确认同名端的相位关系是否符合设计。这一步在试产首件确认时必须做，防止绕线工把其中一段绕反。

还有一个容易被忽略的检查项目是分布电容。用LCR表在初级两端测得的等效并联电容会比常规绕法大一些，这是正常现象。如果发现比预期大得多，要检查是不是胶带太薄或绕组贴太紧。

6.2 VCC绕组的位置不是随便放的

辅助绕组在三明治结构里通常放在最外层，绕制最方便，但它的位置会影响芯片供电的质量。辅助绕组如果离次级或初级第二段太近，会把高频开关噪声耦合进芯片的VCC引脚，导致芯片工作不稳定或者待机功耗异常。

一个更稳妥的做法是在辅助绕组外面加一层简单的静电屏蔽铜箔，或者把辅助绕组移到次级绕组的同一层，靠近次级侧以减小它与开关节点的耦合。如果验证下来VCC纹波还是偏大，就在芯片供电脚加一个几十欧姆的RC低通滤波。

我在实际项目里遇到过辅助绕组放在最外层导致芯片在轻载时误触发保护的情况，排查到最后就是绕组耦合噪声的问题。这个细节不算难，但很少有人一开始就想到。

6.3 量产一致性与首件确认

三明治绕法比常规绕法多了好几道工序，也意味着更多一致性风险。绕线工在绕初级第二段时方向接反，或者胶带多绕一层少绕一层，都会直接影响漏感和分布电容，进而影响一批货的EMI表现。

我在项目中通常要求变压器供应商按样品留样，并执行首件检测：测量初级电感、漏感、直流电阻、层间耐压，同时录一段近场频谱作为参考。后续每一批来料都抽样做同样检测，漏感上限写在规格书里，超出范围直接判退。

批量生产中还有一个省钱的办法，就是把三明治绕法的样品和常规绕法样品各送一批去EMC预扫，对比数据保存下来。之后量产批次只需要测漏感，只要漏感落在合格区间，EMI表现的波动通常就在可控范围内。

最后再分享一个小技巧：如果手头没有专业EMC设备，三明治绕法改完后最快验证改善的方法是看MOS管Vds波形。常规绕法改三明治后，漏感下降会让关断尖峰明显变矮，振铃衰减变快。这个波形在普通示波器上就能看到，比跑去实验室测一圈快捷得多。如果Vds波形没有明显变化，说明绕法可能没有按设计执行到位，先查层序和绕向，再考虑其他整改方向。