企业官网建设流程全解析

1. 装之前先把版本、渠道和安装目录想清楚

Altium Designer 这个软件有个特点：装错一次版本，后面几个月的工作习惯都得跟着改。我见过太多人在公司电脑上装了某个版本，回家自己电脑又装了另一个版本，结果工程来回拷，打开就报错。所以这篇笔记的第一条经验不是快捷键也不是布线技巧，而是"装之前先想清楚"。

1.1 版本号背后是操作逻辑的分水岭

AD 的版本演进里有两个明显的分界线。一个是 AD18，这版开始把菜单体系换成了 Ribbon 功能区，也就是顶部那排选项卡。习惯了老版本 DXP 菜单的人第一次用 AD18 会特别不适应，Preferences 的位置、快捷键的归属都变了。另一个是 AD20，引入了常驻的 Properties 面板，把原来散落在各个 Inspector 对话框里的属性集中到了一起，元件、走线、过孔、铺铜都在这一个面板里改参数，效率提升很明显。

这里有个必须知道的兼容性事实：新版本能打开旧版本的.SchDoc和.PcbDoc，反过来不行。AD24 打开的工程，存成旧格式可能有功能丢失，而不做"另存为旧版本"直接给用 AD17 的同事，他大概率打不开。所以团队协作时，版本要统一，至少原理图和 PCB 这两块的编辑版本要对齐。

我自己的做法是：个人学习用新版本（AD20 以上，直接用 Properties 面板），公司项目跟着项目组的历史版本走。不要在一个已经开工的项目中途升级版本，除非有明确的理由。

1.2 安装包来源和安装路径的取舍

安装包只从官方渠道或者你所在单位的授权渠道拿。来源不明的安装包有两个风险：一是可能被改过，装完多出一堆莫名其妙的进程；二是版本被裁剪过，库文件和模板不全，后面画图时才发现缺东西。

安装路径这条也很关键。默认路径一般是C:\Program Files\Altium\AD<版本>，公共资源目录则在C:\Users\Public\Documents\Altium\AD<版本>。这个公共目录里放着 Examples、Library、Templates 这些东西，多版本共存时靠版本号区分。

我的建议：

• 程序装在系统盘没问题，但路径里绝对不要有中文和空格，某些编译器调用会因为路径解析失败；
• 公共资源目录如果 C 盘紧张，可以在首选项里改到别的盘，但要在装完后立刻改，别等到装了一堆库再挪；
• 多版本共存时，工程目录也要分开，不要用同一个输出目录。

安装时的组件选择界面别闭着眼睛全勾。原理图、PCB、CAMtastic、Draftsman、仿真（Mixed Simulation）、Harness 这些，用不到的先不装。尤其是仿真模块，体积不小，而且不装不影响正常画板。等到真要用了再补装，补装比卸载省事。

1.3 首选项里必须马上改的几项

装完第一次启动，别急着新建工程，先花十分钟把首选项过一遍。下表是我每次装完必动的项，位置按 AD20 及以后的菜单位置写，老版本在 DXP 菜单下。

提示：自动保存和本地历史是两个不同的机制。自动保存是往临时目录写恢复文件，本地历史是在工程目录下的 History 文件夹里存压缩版本。两个都别关。

1.4 先把三种"缓存"分清楚，再谈清理

"Altium Designer 如何清理缓存"是个搜索量很高的词，但很多人连自己清的是哪种缓存都没搞明白，一通猛删，结果历史版本没了、库路径乱了。这三类东西要区分开：

第一类：本地历史（Local History）。位置在工程目录下的History文件夹，里面是.SchDoc.Zip、.PcbDoc.Zip这类压缩包，按时间戳命名。这是你的版本回滚保险，删了就没有"回到两小时前"这个选项了。

第二类：程序级缓存。位置在%LOCALAPPDATA%\Altium\Altium Designer <版本>\下面，有 Cache、ImageCache 之类的子目录。这里面存的是界面图像、缩略图、部分资源索引，删掉之后下次启动会自动重建，属于"删了没损失"的那一类。

第三类：输出与临时文件。工程目录下的Project Outputs文件夹，以及系统临时目录%TEMP%下的 Altium 相关文件。这些是编译、Gerber 生成过程产生的中间物，可以清理。

清理的正确顺序是：先关掉 AD，再备份整个工程目录，然后删第二类和第三类，最后才考虑History里过老的记录。具体步骤我放在第 7 节里展开。

2. 元器件库：AD 顺不顺手，八成看这一步

画板这件事，最耗时间的从来不是布线，是找器件和建库。一个工程如果库没整理好，后面每加一个器件都要花五分钟找封装，还得反复确认管脚号对不对。这一节把我踩过的库相关的坑集中说一下。

2.1 自带库的正确用法是"复制出来"，不是"直接改"

AD 安装后会带两个常用集成库：Miscellaneous Devices.IntLib和Miscellaneous Connectors.IntLib，里面是电阻、电容、二极管、三极管、常见接插件。新手常犯的错是直接在自带库里改封装或者改符号——这是大坑。

原因有两个：一是自带库一般在安装目录或公共资源目录下，可能只读；二是升级或者修复安装时会被覆盖，你改的东西全没了。而且多个工程共用同一个库，改了一处可能影响别的工程。

正确做法是：新建一个自己的库工程，包含一个.SchLib和一个.PcbLib，把需要的器件从自带库里复制过来，用自己的命名规范重新整理。复制的方法是在 Components 面板里找到器件，右键选择复制到当前库，或者在原理图里选中器件后用"生成集成库"的方式导出。

2.2 符号、封装、管脚号：这是一条命脉

库出问题，九成出在这三个东西没对齐：原理图符号的Pin Number、PCB 封装的Pad Number、以及器件的实际物理引脚。

我举个具体的例子。一颗三极管，如果是 SOT-23 封装，三个脚一般是 1、2、3；如果是 TO-220 封装，引脚编号是 1、2、3，但金属背板（Tab）通常和中间的 2 脚同电位。你在 PCB 库里画的这个封装，如果 Pad 编号只写了 1、2、3，没考虑背板，那贴板时散热片的电气连接就丢了；如果你把背板焊盘编号也写成 2，那它就和引脚 2 自动连在一起，这是对的，但前提是原理图符号的 2 脚定义也要一致。

再比如，有些器件的原理图符号把电源脚和地脚做成隐藏引脚（Hidden Pin），在 PCB 库里的对应焊盘就必须存在且编号正确，否则编译时会出现"找不到对应焊盘"的报错。隐藏引脚这个功能方便是方便，但它是库错误的隐藏来源，我的习惯是——除非万不得已，不用隐藏引脚。

Symbol 的管脚类型也要设对：Input、Output、Bidirectional、Power、Passive、Open Collector 等。这直接影响 ERC 的检查结果。比如两个 Output 直接对接，ERC 会报冲突，这是它在提醒你可能短路了；如果都设成 Passive，检查就形同虚设。

2.3 集成库和数据库库该怎么选

AD 里常见三种库形态：

• .SchLib+.PcbLib：源库，符号和封装分开存；
• .IntLib：集成库，是把源库编译打包后的产物，一个文件包含符号和封装，方便分发；
• .DbLib/ SVN 数据库库：符号和封装存在数据库里，通过连接字符串访问，适合器件数量上千的公司。

个人或者小团队，我推荐源库分离 + 工程内编译成集成库的路子。好处是源文件可控、可版本管理，分发给别人时给.IntLib。器件量超过几百个以后再考虑数据库库，那个东西前期配置成本不低，小团队用不上。

有一个细节要注意：集成库不是自动同步的。你改了.SchLib里的符号，必须重新编译集成库，用它的工程才会更新。很多人改了库发现原理图没变，就是忘了这一步。

2.4 功率三极管、MOS 的封装处理细节

"Altium Designer 功率三极管"是个高频搜索词，说明这块坑多。功率器件的封装不只是画个焊盘那么简单，涉及电气、散热、安规三件事。

常见的功率封装和它们的要点：

第一件事，背板电位。N 沟道 MOS 的 TO-220 封装，金属背板（Tab）通常和漏极（Drain）相连。这意味着如果你在背板下方的铜皮直接铺 GND，漏极就对地短路了。所以功率管的散热铜皮要单独处理，要么做成独立的网络，要么在使用绝缘垫片（云母片/矽胶垫）的情况下才接地，并且垫片本身有热阻，散热效果会打折。这一点在画封装的时候就该想清楚，决定散热焊盘是做成一个独立网络，还是引出到指定位置。

第二件事，热焊盘的连接方式。贴片功率器件（TO-263、TO-252）的大焊盘，铺铜时不要用默认的十字热焊盘（Thermal Relief）。十字连接的热阻大，大电流下温升明显。正确做法是在 Polygon Pour 的连接方式里把这个焊盘改成 Solid（直接连接），然后在焊盘区域打一组成阵列的过孔，比如 3×3 或者更多，把热量导到背面铜皮。过孔尺寸建议 0.3 mm 钻孔、0.6 mm 焊盘，兼顾散热和电流，并且做塞孔处理避免焊料流失。

第三件事，爬电距离和电气间隙。如果做的是市电整流后的高压侧，比如 300V 以上的母线，TO-220 的漏极和源极之间、以及相邻器件的焊盘之间，距离要留够。封装层面可以在焊盘之间挖槽，或者把焊盘间距加大；规则层面在 Clearance 里给高压网络单独建一条规则，间距设得比普通网络大。

第四件事，3D 模型和基准点。功率器件有高度，机壳内的空间要提前确认，所以给封装挂一个 3D 模型（STEP）很有必要。基准点方面，直插封装一般以 1 脚为原点，贴片封装建议以器件中心为原点，这样在 PCB 上旋转对齐时更直观。

3. 原理图：从画完到能过编译

原理图画完不等于画对。我见过不少板子，原理图看着挺整齐，编译一次冒出上百条警告，然后被打包发给板厂了。这一节说的是从落笔到编译通过之间的那段工作。

3.1 图幅和模板，开工前定好

默认的 A4 图框看着能用，但工程一大就不够。我的习惯是给每个项目单独做一个.SchDot模板文件，里面定好图幅（大工程用 A3 或者自定义）、标题栏字段（项目名、版本、日期、设计者、页码）、以及公司要求的注释区域。

模板的应用方式有两种：一是在 Preferences → Schematic → General 里设默认模板，新建图纸自动套用；二是通过 Design → Templates 单独指定。前者适合个人习惯固化，后者适合项目组统一规范。

图纸编号和参数也有讲究。用Document Number、Revision这类系统参数，配合右下角标题栏的文本域，可以让每张图的版本信息自动更新，不用手改。这个在评审时特别有用，评审人一眼就知道自己看的是哪一版。

3.2 网标、端口、离图连接符，用错了会出大问题

这几样东西都能连接网络，但作用范围不同，混用会带来隐患。

• Net Label（网络标签）：只在同一张原理图内有效。名字相同的网络自动连在一起。
• Port（端口）：跨图纸连接，靠名字匹配。用在同一工程的多张顶层图纸之间。
• Sheet Entry（图纸入口）：层次化设计时，子图与父图之间的接口。
• Off-Sheet Connector（离图连接符）：连接到工程外的其他图纸。

最常见的错误是在同一张图里既用了 Net Label 又用了 Port，名字一样但以为它们是一回事。实际上 Port 的连接范围更大，当工程里有多个同名 Port 时，会全部连在一起，可能造成你意想不到的短路。

命名规范也要统一。差分对建议用_P/_N后缀或者+/-后缀，然后在 Project Options 的 Differential Pairs 里配置命名规则，这样 AD 才能自动识别成差分对。电源网络统一用VCC_3V3、VCC_5V这种带电压值的写法，比VCC1、VCC2清晰得多。

3.3 编译和 ERC：把每条警告都当成待办

画完之后按 Project → Compile PCB Project，然后看 Messages 面板。这里的每一条都要有处理结论：要么改，要么明确知道为什么可以忽略。

常见的警告类型和应对方式：

Project Options 里的 Error Reporting 和 Connection Matrix 是 ERC 的力度调节旋钮。默认设置偏宽松，某些该报的没报。我一般会把 Connection Matrix 里"未连接"相关的格子调成 Warning 或者 Error，逼自己把每个悬空脚都处理掉。

对于确实需要悬空的引脚，比如预留的测试点、或者多路运放里没用的那一路，用 Place → Directives → No ERC 加个标记，编译时就不会再报。这个标记本身就是文档，说明"我知道这里空着"。

3.4 Update PCB：同步失败的四种常见原因

原理图编译通过之后，Design → Update PCB Document 把变更推到 PCB。这个过程走的是 ECO（Engineering Change Order）对话框，先 Validate Changes，全绿了再 Execute Changes。

同步失败的四种典型情况：

找不到封装。提示 Footprint not found。原因是器件属性里的封装名和库里的名字不一致，或者封装库没加到工程里。解决方法是检查封装名字符是否完全匹配（大小写和空格都算），并确认库在工程中的可用列表里。

Designator 重复。两个器件用了同一个位号。编译时可能只是警告，但同步到 PCB 时会出问题。用 Tools → Annotation → Annotate Schematics Quietly 重新编号，或者手动改。

Room 被删了又生成。AD 默认每个原理图生成一个 Room。如果你之前手动删了 Room，重新同步会再生成一次，器件位置会被重置。可以在 Project Options → Class Generation 里关掉 Room 的自动生成，或者在 PCB 里保留 Room 但设成不显示。

库路径失效。这个最隐蔽，后面第 7 节单独讲。

4. 关于"AI 生成原理图和 PCB"，现在到底能替你做哪几步

"Altium Designer AI 生成原理图和 PCB"这类词最近热度很高，容易被理解成"输入一句话就出一块板"。实际用下来，我的判断是：它是在几个具体环节帮你省时间，但离"全自动"还有相当距离。把这件事拆开看会更理性。

4.1 拆成四件事，分别看能到什么程度

第一件，器件识别与选型。你输入一个型号，工具去匹配现有的符号库和封装库，或者从制造商数据里检索参数。这件事已经比较成熟，本质是数据库检索加匹配，能省掉大量翻手册的时间。

第二件，从数据手册生成符号。把数据手册里的引脚表（引脚号、名称、类型）整理成结构化文本，工具生成.SchLib里的符号初稿，包括引脚位置、排列、分组。这件事能做出可用的初稿，但需要人工调整引脚布局和命名。

第三件，辅助布线。比如引导式布线（ActiveRoute），你框选一组网络，工具按规则自动把线走完，走线质量比传统自动布线器好很多，因为它会参考当前层的空间和规则约束。这算是"半自动"，人还是要定规则、框范围、检查结果。

第四件，设计评审与 DRC 智能筛查。云端平台上的评审功能可以自动检查规则违规、识别常见设计隐患（比如电容离芯片太远、去耦不足），生成报告。这类功能更偏"检查"而不是"生成"。

所以现在的正确心态是：把它当效率工具，不当替代方案。它帮你把重复劳动砍掉一半，判断和决策还得自己做。

4.2 用 AI 辅助的正确姿势：从引脚表到符号

我实际用得顺的一个流程是这样的：

1. 打开器件数据手册，找到 Pin Configuration 和 Pin Description 两节；
2. 把引脚号、引脚名、类型、功能说明整理成一张表（Excel 或者纯文本都行）；
3. 让工具按这张表生成符号初稿，引脚按功能分组排列；
4. 人工复核这几项：引脚类型（Power、Input、Output、Passive）、隐藏引脚的处理、电源和地的符号方向、多单元器件（Multi-Part）的拆分。
5. 把符号和封装关联，填好 Manufacturer Part Number 参数，这样 BOM 导出时才有厂家信息。

第 4 步不能省。自动生成的引脚类型经常是 Passive，用它跑 ERC 等于没跑，必须逐个改成正确的类型。

4.3 生成物必须人工复核的清单

一句话总结：AI 生成的是"素材"，你交付的是"设计"，中间那道人工判断的工序省不掉。

5. PCB 布局布线：一条从板框到 Gerber 的完整链路

这一节是整篇笔记最长的部分，因为 PCB 阶段出问题的代价最大——板子打出来才发现错了，那就是真金白银加两周工期。这里按实际工作顺序讲，每一步都说说为什么这么做。

5.1 层叠和规则要先立，顺序反了就返工

很多人拿到 PCB 先摆器件，摆完再想层叠。这是典型反了。层叠决定了参考平面和阻抗，阻抗决定了布线宽度和间距，这些都是规则的基础。

层叠设计。Design → Layer Stack Manager。四层板的典型配置是 Top / GND / PWR / Bottom，中间两层分别是地和电源。介质厚度和铜厚要跟板厂确认，因为它直接影响特征阻抗。做 50 欧姆单端或者 90/100 欧姆差分时，你得按板厂给的叠层参数算线宽，不能自己拍脑袋。AD 里有阻抗计算器，填好介电常数、介质厚度、铜厚，它会算出对应线宽。

规则设计。Design → Rules。必建的有这几类：

• Clearance：不同网络之间的最小间距。默认值只是个起点，要给高压网络单独建一条。
• Width：线宽。至少分三档——信号线（如 6 mil）、电源线（如 20 mil）、大电流线（按电流算，1A 大约需要 20~30 mil，具体看温升要求）。
• Via：过孔尺寸和类型。普通过孔 0.3/0.6，盲埋孔要考虑成本。
• Plane：内电层的连接方式，包括热焊盘的线宽、气隙、连接角度。
• Differential Pairs Routing：差分对的线宽、间距、最大长度差。
• Hole Size：最小孔径，跟板厂工艺能力对齐。

规则建在前的意义在于：布线过程中 AD 会实时检查，线宽不对、间距不够会直接变绿（DRC 违规色）。建晚了，就得靠事后 DRC 一条条改，效率差好几倍。

注意：规则有优先级。同类规则里，后加的或者指定了更具体对象的优先级更高。建规则时用 Query 精确限定作用对象，比如InNet('VCC_24V')只对这一个网络生效。

5.2 布局的几条实测经验

布局的核心是"先定约束，再放器件"。我的顺序是这样的：

第一步，放机械定位件。安装孔、连接器、按键、指示灯、屏幕、天线位置。这些位置由机壳和结构决定，改不了。先放它们，后面的器件才有边界。安装孔要设成 Mechanical 类型，不进 BOM，并且设好禁止布线区（Keepout）。

第二步，放核心器件。MCU、电源芯片、功率器件、晶振、存储器。位置决定了走线的整体走向。晶振必须紧贴芯片的振荡引脚，走线越短越好，下面不要走其他信号，最好在晶振周围包一圈地。

第三步，放去耦电容。每个电源引脚旁边放一个 0.1 µF，大容量储能电容放在电源入口或者负载集中区。去耦电容的回路面积要小，所以电容的地脚过孔越靠近焊盘越好。

第四步，放剩余的小器件。电阻、上拉下拉、指示灯限流电阻。

三条经验：

• 功率环路面积越小越好。开关电源的输入电容、开关管、电感、输出电容组成的环路，围出来的面积直接决定 EMI 水平。布局时让这个环路尽量紧凑，输入电容紧贴开关管。
• 模拟和数字要分区。不是简单画条线隔开，而是让各自的回流路径不重叠。地的分割要在单点连接。
• 丝印不压焊盘。丝印压住焊盘会影响焊接和目检。AD 里有丝印到阻焊的规则（Silk To Solder Mask），DRC 时打开它。

5.3 布线和差分、等长的处理

布线不是把线连上就完事。"连上"是最低要求，"连对"才是目标。

单端信号。关键是回流路径。信号从 A 走到 B，回流走的是最近的参考平面。如果参考平面被割裂，回流就得绕远路，形成大环路，辐射和串扰都会上升。所以换层时，信号过孔旁边要放一个地过孔，给回流提供通道。

差分对。先设好差分对规则，然后用 Interactive Differential Pair Routing。要点是：两条线等长、等间距、紧耦合、换层时两条线一起换并且各自旁边有地过孔。差分对内部的不对称会转换成共模噪声，所以长度差要控制在规则允许范围内。

等长组。DDR 这类并行总线需要等长。用 Interactive Length Tuning 里的蛇形绕线。设置目标长度和公差，AD 会显示当前长度和差值。蛇形线的间距要足够（一般 3 倍线宽以上），不然相邻线段之间会耦合。

过孔数量的控制。每个过孔都会带来阻抗不连续和寄生参数。高速信号尽量少换层，非要换层就选在信号质量影响最小的位置。

5.4 铺铜、过孔和丝印

铺铜（Polygon Pour）在电源和地网络上特别有用，能降低阻抗、改善散热、屏蔽干扰。几个关键设置：

• Net：选 GND 或者对应的电源网络；
• Pour Over：选择 All Same Net Objects，这样同网络的焊盘和过孔会被包进去；
• Remove Islands：去掉孤立的铜皮碎片，否则会形成浮空铜，影响信号还可能被误认为天线；
• 连接方式：普通焊盘用十字连接，大电流焊盘和散热焊盘用直接连接。

铺铜是最后一步，改完布线要重新铺一次（Tools → Polygon Pours → Repour All）。忘了重铺是常见的低级错误，导致铺铜和实际走线不一致。

丝印方面，位号要可读，方向统一（要么全水平要么全垂直），不要压焊盘、不要压过孔。位号太密的时候可以缩小字号，但不要小到看不清。

5.5 DRC 和输出：最后一道关

DRC（Design Rule Check）。Tools → Design Rule Check。跑完看报告，重点关注这几类：

• Clearance Violation（间距违规）；
• Short-Circuit（短路）；
• Un-Routed Net（未布线的网络）；
• Width Violation（线宽不符）；
• Silk To Solder Mask（丝印压焊盘）；
• Hole Size Violation（孔径超工艺）。

DRC 报告里的每一条都要看，不能因为"只有几条"就放过。

Gerber 输出。File → Fabrication Outputs → Gerber Files。要设的东西包括：单位（英寸或毫米，跟板厂确认）、格式（建议 2:5，也就是整数 2 位小数 5 位）、层映射（把每个机械层对应到板厂要求的名称）。输出后用查看工具打开确认一遍，重点看钻孔和外形。

NC Drill。钻孔文件单独输出，同样确认单位和格式。

装配输出。File → Assembly Outputs → Generates Pick and Place Files，给贴片厂用。

BOM。Reports → Bill of Materials。导出前确认 Manufacture Part Number、Description、Quantity 三个字段都有值，否则采购拿着 BOM 会来问你。

6. 界面上那些面板和图标，什么时候用哪个

"Altium Designer 各个功能区标识"这个词的搜索量不低，说明很多人对界面结构是模糊的。其实 AD 的界面可以理解成三层：顶部的功能区（Ribbon）、左侧或右侧的面板（Panel）、底部的状态栏和消息区。

6.1 该常驻的面板

面板太多会挤占绘图区，我的建议是只常驻这几个，需要的时候再调出来：

• Projects：工程文件树，管理图纸和库的归属关系；
• Properties（AD20+）：改选中对象的属性，用得非常频繁；
• Components：库浏览器，找器件、放器件；
• PCB / PCB Rules：PCB 编辑器里查看和编辑规则；
• Messages：编译和 DRC 的结果；
• Navigator：网络、器件、差分对的导航，排查连接关系时很好用。

调出面板的入口在右下角的 Panels 按钮，或者 View → Panels 菜单。面板可以停靠、浮动、自动隐藏，建议按工作阶段存两套布局：一套画原理图用，一套画 PCB 用。

6.2 键盘快捷键：值得记的那几个

快捷键这东西，记十个常用的比背一百个划算。

AD18 以后的功能区是上下文相关的：你在原理图编辑器里，顶部显示的是原理图相关的选项卡；切到 PCB，选项卡跟着变。所以"找不到某个命令"的时候，先确认自己在哪个编辑器里。

6.3 布局和快捷键的自定义

Preferences → Customize 里可以改快捷键、做自定义菜单。我把几个高频操作的快捷键调整成了左手可及的位置，比如层切换和铺铜重铺。

工作区布局也能存：调整好面板位置后，用 View → Desktop Layouts → Save Layout 存一套，之后可以在不同布局之间切换。换电脑的时候，把首选项导出成文件（Preferences 对话框里有 Save 按钮），在新机器上导入，省去重新配置的时间。

7. 踩坑记录：几个反复遇到的故障和排查链路

这一节记录的是我实际遇到过、并且反复出现的几个问题。写的重点不是结论，是排查过程，因为过程比结论更有复用价值。

7.1 打开工程卡死或者编译无响应

遇到这种情况，先别急着重装。按这个顺序排查：

第一步，判断是工程的问题还是软件的问题。新建一个空白工程试试。空白工程正常，说明是特定工程的问题；空白工程也卡，说明是软件环境的问题。这一步能省掉大量无意义的折腾。

第二步，如果是特定工程。逐个单独打开.SchDoc和.PcbDoc，找出是哪一个文件的问题。有时候是某个文件的缓存损坏，用另一个文件覆盖或者从本地历史恢复就能解决。

第三步，如果是软件环境。检查杀毒软件的实时扫描，AD 在工作时会频繁读写临时文件，被实时扫描拦截会明显变慢。把 AD 的安装目录、工程目录、临时目录加进白名单。

第四步，还是不行。用安装程序做一次修复安装（Repair），不用卸载。修复会补回缺失的运行库和组件。

7.2 器件全变红、提示找不到封装

这是库路径问题，非常常见。原理图里的器件显示成红色方块，或者编译时提示 Footprint not found，基本就是这个原因。

排查链路：

1. 打开 Panels → Components，右键 → File-based Libraries Preferences，看库列表里有没有带感叹号的项；
2. 有感叹号说明路径失效，库被移动或者删除了；
3. 找到库的新位置，重新添加；
4. 如果库里确实没有这个封装，检查器件属性里的封装名有没有拼错——注意前后空格，这是最阴的一类错误；
5. 如果用的是集成库，确认集成库已经重新编译过。

根本的解决办法是把库放在工程目录下，用相对路径引用。这样工程整体拷贝到别的电脑也能用。用绝对路径引用库，换台机器就全红，团队协作时这是个灾难。

7.3 清理缓存的完整步骤和风险提示

前面 1.4 节讲了三种缓存的区别，这里给出具体操作。动手之前，把整个工程目录复制一份到别的地方。

1. 关闭 Altium Designer，确认任务管理器里没有残留进程；
2. 备份工程目录，特别确认.PrjPcb、.SchDoc、.PcbDoc这几个文件都在；
3. 进入%LOCALAPPDATA%\Altium\Altium Designer <版本>\，删除Cache和ImageCache目录（不同版本目录名略有差异，看实际情况）；
4. 清理系统临时目录里的 Altium 相关文件，按修改时间排序，删掉比较老的；
5. 工程目录下的Project Outputs可以清空，下次生成会重建；
6. History目录里的老压缩包，按时间保留最近一两周的，更早的可以归档到别处而不是直接删；
7. 重新启动 AD，第一次打开工程会慢一点，因为要重建索引。

有一个判断很重要：如果你只是觉得软件变慢了，要清的是第 3、4、5 步的临时文件和缓存，不要动History。很多人的"清理缓存"最后变成了"删除历史版本"，出了事想回滚的时候发现没得回。

7.4 版本迁移：跨版本打开工程要注意什么

从旧版本迁到新版本，几个固定的坑：

• 界面和菜单位置变了。AD18 之后 Preferences 从左上角的 DXP 菜单挪到了右上角的齿轮图标，找不到的人会以为功能被砍了。
• 集成库要重新编译。跨大版本迁移时，旧的.IntLib可能不被识别，需要用源库重新编译一次。
• 工程参数有可能被重置。比如栅格、单位、DRC 规则的默认值，迁移后最好逐项核对一遍。
• 不要就地覆盖迁移。用 File → Save As 存到新目录，或者整个工程目录复制一份再升级。原工程保留着，万一新版有问题还能回去。

8. 把文件交给别人看：Viewer 和输出格式怎么选

设计做完要给人看。给板厂看、给采购看、给结构工程师看、给客户看，需要的格式各不相同。"Altium Designer Viewer"这个词的搜索意图通常就是这件事。

8.1 在线 Viewer 能看到什么，看不到什么

AD 有网页版的查看器，把.SchDoc、.PcbDoc、Gerber 甚至 3D 文件拖进去就能看，不用装软件。它的优势是：

• 接收方零安装成本，发个链接就行；
• 支持 3D 查看，结构工程师能直接量尺寸；
• 可以看原理图和 PCB 的对应关系。

限制也要清楚：

• 只能看，不能改，搜索和过滤能力比桌面版弱很多；
• 文件上传到云端，涉及保密要求的项目要慎重，内部评审可以，发给外部客户前确认保密协议覆盖了这种形式；
• 大工程加载慢，网络不好的时候体验一般。

我的习惯是：内部快速评审用在线查看器，正式交付给对方用 PDF 加 Gerber 的组合。

8.2 不给源文件的时候给什么

源文件（.SchDoc、.PcbDoc）一般不外发，除非是合作设计方。其他的交付格式按接收方来分：

Smart PDF 值得单独说。它生成的 PDF 里，原理图的网络和器件是带跳转的，点击元件能跳到对应位置，PCB 的每一层也能单独输出。给不装 AD 的人看设计，这个格式比截图强太多。生成时记得勾选"导出网络信息"和"包含 3D 截图"，评审体验会好很多。

8.3 交付前的自检清单

板子发出去之前，我自己固定过一遍这几条：

• 原理图编译无 Error，Warning 都有明确处理理由；
• DRC 无未处理违规，特别是短路和未布线；
• Gerber 用查看工具打开确认过外形和钻孔；
• BOM 里每个器件的位号、型号、封装、数量都对得上；
• 版本号和日期更新到图纸标题栏；
• 工程目录做了完整备份，本地历史保留着；
• 交付包里没有多余的中间文件和个人信息。

这份清单看起来啰嗦，但每一条都对应过真实的翻车。DRC 漏一条，板子回来就得飞线；Gerber 没确认外形，板厂按错尺寸开料；BOM 型号写错，采购买错料还得等下一批。

最后分享一个用久了的习惯：给每个工程建一个_doc子目录，专门放数据手册、板厂叠层确认单、评审记录、变更说明。三个月后回头改板，这些东西比你的记忆靠谱得多。