企业官网建设流程全解析

专栏介绍：本专栏从RLC寄生参数的角度，系统讲解PCB设计中的电源完整性、信号完整性、EMI与回流路径、数模混合与高压设计四大主题。每篇文章都按照"现象—物理本质（RLC归因）—工程措施"的结构展开，帮助读者把零散的规则重新接回到少数几条物理规律上。

1. 为什么要在电源路径上加电容？

电源路径上通常会放置三种电容：储能电容、滤波电容和去耦电容。它们按照距离芯片管脚由远到近的顺序排列，共同构成PDN电容网络（Power Delivery Network，电源分配网络），覆盖从低频到高频的整个频段，确保电源完整性。

1.1 储能电容（Bulk Capacitor）

功能：储存能量，应对较为持续的电流需求，提供最平稳的电压支撑。

为什么容量大：储能电容需要为负载突变期间的持续电流缺口"兜底"，因此需要储存足够多的电荷。根据 Q = C×V，在允许的电压波动范围内，容量越大，能释放的电荷越多。所以储能电容的容量通常在几十微法到几百微法（10-100 μF），多为电解电容或大容量钽电容。

放置位置：距离芯片最远（10-50 mm），通常放在电源模块输出端或板级电源入口处。（为什么放在这里，见模块3 EMC与回流路径类）

RLC归因：当负载电流突然增大时，电源模块（如DC-DC）需要一定时间才能调整输出。在这个响应延迟期间，储能电容释放储存的电荷，填补电流缺口，维持电压稳定。本质上是利用 Q = C×V 的关系，通过释放电荷来对抗电压跌落。储能电容响应速度最慢，主要应对低频（kHz级）的负载变化。

1.2 滤波电容（Filter/Bypass Capacitor）

功能：滤除电源上的纹波和噪声，提供中等频率的电流补偿。

为什么容量中等：滤波电容主要针对电源模块输出的纹波（几十kHz到几MHz），需要对这些频率呈现足够低的阻抗，但不需要像储能电容那样大的电荷储备。所以容量通常在10 μF左右（100 nF - 10 μF），多为陶瓷电容。

放置位置：距离芯片中等（1-5 mm），通常放在电源入口处或各功能模块的电源引脚附近。（为什么放在这里，见模块3 EMC与回流路径类）

RLC归因：对于纹波这种高频交流分量，滤波电容呈现低阻抗特性（Zc = 1/(jωC)）。它相当于在电源和地之间并联了一个"高频短路"通道，将叠加在直流上的高频纹波噪声旁路到地，从而"洗"干净电源。

1.3 去耦电容（Decoupling Capacitor）

功能：在芯片管脚电平突变时，提供高频临时电流，避免电平下降导致复位或逻辑错误。

为什么容量小：去耦电容针对的是芯片开关瞬间的极高频瞬态电流（几十MHz到GHz级），需要回路寄生电感极小才能快速响应。小容量电容的自谐振频率更高，在高频下阻抗更低。而且去耦电容只需要填补极短时间（纳秒级）的电流缺口，不需要储存太多电荷。所以容量通常在0.1 μF左右（1-100 nF），多为小封装陶瓷电容（0402、0201）。

放置位置：距离芯片最近（< 1 mm，理想 < 0.5 mm），必须紧贴芯片电源引脚放置。（为什么放在这里，见模块3 EMC与回流路径类）

RLC归因：芯片在高速开关瞬间（di/dt 很大），需要从电源抽取瞬态大电流。但板级电源路径存在不可忽视的寄生电感 L，根据 V = L×di/dt，这个电感会阻碍电流突变。去耦电容因为距离芯片最近，回路寄生电感极小，能比远端的储能电容和滤波电容更快地释放电荷，填补电压缺口。

1.4 三者的协同关系

三种电容在电源路径上形成多级"电荷补给站"：

电源模块 → 储能电容（10-50mm，低频） → 滤波电容（1-5mm，中频） → 去耦电容（<1mm，高频） → 芯片

当芯片需要瞬态电流时：

• 最先响应的是去耦电容（距离最近，回路电感最小）

• 随后滤波电容补充（距离稍远，容量更大）

• 最后储能电容兜底（距离最远，容量最大）

  储能电容、滤波电容、去耦电容这三种电容被统称为PDN电容（Power Delivery Network，电源分配网络电容）。它们的功能并非绝对独立，而是有重叠区域。滤波电容也有一定的储能功能，去耦电容也能滤除高频噪声。它们共同覆盖从低频到高频的整个频段，形成完整的PDN电容网络。

1.5 耦合电容（Coupling Capacitor）

除了上述三种并联在电源和地之间的PDN电容外，还有一种串联在信号通路中的电容——耦合电容。耦合电容不属于PDN电容，它是信号通路中的元件，主要用于模拟电路中传递交流信号、隔离直流偏置。

功能：传递交流信号，隔离直流偏置。

为什么容量中等：耦合电容需要根据信号频率选择容量，通常在0.1 μF到几 μF之间。容量太小会衰减低频信号，太大则体积和成本增加。

放置位置：串联在两级电路之间（如放大器级间、芯片输入/输出端）。（为什么放在这里，见模块2 信号完整性）

RLC归因：电容的容抗 Xc = 1/(2πfC)，频率越高容抗越小。对于高频交流信号，耦合电容呈现低阻抗，信号可以通过；对于直流（f=0），容抗无穷大，信号被完全阻断。因此耦合电容起到"隔直流通交流"的作用，让前级的交流信号传递到后级，同时隔离前级的直流偏置电压，避免影响后级的工作点。

与去耦电容的区别：

• 去耦电容：并联在电源和地之间，滤除电源噪声，提供瞬态电流
• 耦合电容：串联在信号通路中，传递交流信号，隔离直流

2. 为什么电源线要粗？

2.1 降低直流电阻R，减少发热损耗

现象：芯片正常工作时，其输入阻抗和消耗功率基本是确定的。在输入电压恒定的情况下，流经电源线的电流 I 也是一定的。

RLC归因（电阻R）：

• 根据焦耳定律 Q = I²Rt，导线上的发热量与电阻 R 成正比。
• 根据电阻公式 R = ρL/S（ρ为电阻率，L为长度，S为截面积），加粗电源线（增大截面积S）可以直接减小导线的直流电阻 R。
• 电阻越小，电流流过时产生的热量就越少，避免PCB过热导致铜皮剥离或板材损坏。

2.2 减小线路压降，确保芯片供电电压达标

现象：电源模块输出的电压是额定的，但经过长长的走线到达芯片引脚时，电压可能会下降。如果压降过大，芯片引脚处的实际电压低于工作阈值，会导致芯片工作异常或复位。

RLC归因（电阻R）：

• 根据欧姆定律 V = I×R，电源线上的压降与电阻成正比。
• 加粗、加短电源线，减小了寄生电阻 R，从而减小了线路上的电压损失（IR Drop），确保芯片引脚处能获得充足的额定电压。

2.3 降低寄生电感L，提升瞬态响应能力

现象：除了直流电阻，电源线在高频下还表现为电感。

RLC归因（电感L）：

• 导线的寄生电感与线宽成反比。线越宽，寄生电感L越小。
• 减小L可以进一步降低 V = L×di/dt 带来的高频阻抗和电压尖峰，这对电源完整性同样至关重要。

3. 为什么开关电源的电源线更容易坏？

核心结论：开关电源的脉冲电流引发趋肤效应，导致导线有效截面积大幅缩减，交流电阻成倍增加，最终因局部过热而损坏。

3.1 现象描述

在同等平均电流下，开关电源的PCB走线、变压器绕组或MOS管引脚，比线性电源更容易出现过热、铜皮剥离、焊点开裂甚至烧毁的现象。

3.2 物理本质：趋肤效应（Skin Effect）

开关电源输出的不是平滑直流，而是包含大量高频谐波的脉冲电流。高频电流流过导体时，会产生趋肤效应——电流不再均匀分布在整个截面，而是被"挤"到导体表面的一层薄壳内流动，导线中心区域几乎没有电流通过。

直观物理图像（导线束模型）： 把一根实心导线看作由无数根细导线捆成一束。高频电流流过时，每根细导线产生的交变磁场会在相邻导线中感应出涡流。中心区域的导线被四周磁场包围，感应涡流与主电流方向相反，产生强烈的"拮抗"作用，几乎完全抵消了主电流；而最外层的导线拮抗作用最弱，因此电流几乎全部集中在外层表面。

关键推论：

• 趋肤深度δ：δ = 1/√(πfμσ)，频率越高，电流层越薄。
• 高频交流电阻：频率越高，有效截面积越小，电阻越大。

3.3 失效机制（RLC归因）

• 电阻R增大：有效截面积大幅减小，根据 R = ρL/S，交流电阻急剧上升。
• 发热Q剧增：根据焦耳定律 Q = I²Rt，电阻增大直接导致发热量成倍增加。开关电源的脉冲电流峰值往往很大，叠加增大的R，局部温升非常可观。
• 恶性循环：温度升高 → 铜电阻率ρ进一步增大 → R更大 → 发热更严重，最终导致铜皮氧化、焊点疲劳、绝缘层碳化，甚至烧毁。

3.4 工程解决方案

• PCB走线：在高频开关电源中，优先增加走线宽度而非厚度（因为厚度超过δ后内部铜几乎无效）。当厚度小于趋肤深度时，整个厚度方向都在导电，电阻基本上与宽度成反比——宽度越大，高频电阻越小。走线侧边也有趋肤效应，但影响很小，可以忽略。
• 表面处理：镀银或镀金，利用趋肤效应"只用表面"的特点，用高电导率材料降低表面电阻。

4. 为什么开关电源和变压器周围会有干扰？如何抑制？

4.1 现象描述

开关电源工作时，会向电网和周围空间发射强烈的电磁噪声，导致后级模拟电路信噪比下降、数字系统误动作，甚至无法通过EMC测试。

4.2 物理本质：两条核心干扰路径

路径一：寄生电容耦合产生共模干扰

变压器初级绕组与次级绕组之间存在层间分布电容（C）。开关电源的高频矩形波具有极高的电压变化率（dv/dt）。根据 I = C×dv/dt，这个极高的dv/dt会穿过寄生电容，产生强大的位移电流。这个电流不经过正常的负载回路，而是直接跨越隔离带流向地线或机壳，形成共模干扰。这也是为什么开关电源的高频噪声能轻易突破变压器隔离的原因。

路径二：寄生电感/漏感引发差模干扰与谐振

变压器绕组存在漏感（L），开关管和二极管存在结电容（C），PCB走线存在寄生电感。

• 差模尖峰：开关管高速通断产生极高的电流变化率（di/dt），根据 V = L×di/dt，寄生电感和漏感会感应出极高的反向电动势，形成电压尖峰。
• LC谐振（振铃）：漏感（L）与器件结电容（C）构成高频LC谐振回路。在开关动作的瞬间，能量在电感和电容之间来回震荡，产生高频衰减振荡（振铃），这是差模噪声的主要来源。

4.3 开关电源与变压器的干扰抑制措施

措施一：外围接地屏蔽（包地处理）

在开关电源和变压器外围铺一圈接地铜皮，并打满接地过孔，形成一个"接地围栏"。高频噪声遇到低阻抗的接地铜皮会被直接旁路到地，无法向外辐射。这本质上是用接地平面构成一个简易的法拉第笼，把噪声"关"在里面。

措施二：物理隔离（远离敏感器件）

把开关电源模块和变压器放到离其他组件尽量远的地方，尤其是模拟信号部分（运放、传感器、ADC等）。距离是最简单有效的隔离手段——电磁场强度随距离快速衰减，拉开距离就能大幅降低耦合干扰。

措施三：电源线集中走线

开关电源线之间不需要太担心互相干扰，因为它们本身就是同一组功率回路，电平相近、相位同步，互相耦合的影响很小。所以可以把开关电源线集中走在一起，反而有利于缩小功率环路面积、降低寄生电感。真正需要警惕的是功率线与信号线的交叉耦合。

5. 为什么芯片的地电平会"跳动"？——地弹的成因与抑制

核心结论：地弹的本质是瞬态电流流过寄生阻抗时产生的电压——包括电阻压降（V = I×R）和电感压降（V = L×di/dt），把芯片内部的参考地"推离"了板级地。抑制地弹的思路就是围绕这两个公式展开：减小R、减小L、减小di/dt。

5.1 地弹的物理机制

地弹的成因可以归结为三个要素的叠加：

要素一：寄生电阻（R）

芯片内部电路与外部PCB地之间的路径存在寄生电阻：

• PCB走线的直流电阻

• 过孔的电阻（一个过孔约10~50mΩ）

• 焊盘、键合线的电阻

  当瞬态电流 I 流过时，根据欧姆定律 V = I×R，会产生电阻压降。

要素二：寄生电感（L）

芯片内部电路与外部PCB地之间并不是理想导体连接，而是经过了一条存在寄生电感的路径：

• PCB焊盘、过孔

• 地平面走线

  这些路径上的寄生电感虽然很小（nH级），但在高频下不可忽视。

要素三：瞬态电流变化率（di/dt）

当芯片输出状态切换时，会产生剧烈的电流变化，来源有两个：

• 负载电容充放电：输出引脚驱动后级电路的寄生电容，切换瞬间需要大电流充电/放电

• 内部短路电流：CMOS反相器切换的极短时间内，PMOS和NMOS管会同时部分导通，形成从电源到地的瞬间尖峰电流

  这两个电流叠加后，产生一个较大的di/dt，再配上从芯片出来到导线这一条路上的寄生电感L，就会产生一个较大的感生电压：V = L × di/dt。

地弹的完整表达式：

芯片内部参考地与板级地之间的电位差：

V_bounce = I×R + L×di/dt

在高频场景下，di/dt 可以非常大（纳秒级切换，di/dt 可达 A/ns 量级），L×di/dt 项通常远大于 I×R 项，成为主导因素。但在大电流场景下（如电源路径），电阻压降 I×R 也不可忽略。

5.2 为什么"同时翻转"特别危险？

单个IO翻转时，瞬态电流已经会产生压差；当多个IO同时切换（同步开关噪声SSN）时，各路电流变化在公共电源/地路径上叠加，di/dt急剧增大。即使每个引脚的负载都不算大，共享路径上的总电流变化也可能非常明显。

这也是为什么问题往往和输出码型有关：全0到全1的切换，与只有一位变化，对公共电源地的冲击完全不同。

5.3 地弹的抑制方法

抑制地弹的核心思路就是围绕公式 V_bounce = I×R + L×di/dt，从减小R、减小L和减小di/dt三个方向入手。

方向一：减小di/dt（软件和驱动层面）

• 分时切换（Staggered Switching）：通过编程把多个管脚的状态切换时间错开，避免它们同时输出或汲取较大电流。例如多个LED同时翻转时，在程序中加入微小的延时偏移。
• 降低驱动强度：在芯片寄存器中调低IO口的输出驱动能力，牺牲一点边沿速度来换取更小的di/dt。

方向二：减小寄生电阻R和寄生电感L（硬件和PCB层面）

• 高频芯片周围密集打地过孔：在高频芯片周围密集打地孔（Via Stitching），多个过孔并联可以显著降低等效电感（一个过孔约1nH，两个并联就是0.5nH，四个并联就是0.25nH）。同时多个过孔并联也能降低等效电阻。BGA封装下方密密麻麻的地过孔，就是为了用并联把回流地的阻抗打到最低。
• 大电流路径多打孔：所有大电流路径（电源、地、电机驱动等）都要多打过孔并联。这样做有三个好处：一是增大通流能力，避免电流过大把过孔烧断；二是多个过孔并联降低寄生电阻和电感，减小压降；三是减小回流环路面积，降低EMI辐射。
• 减小回流路径：信号的回流路径要尽量短且直接，GND过孔必须紧贴器件焊盘，每多1mm线长就增加约1nH回路电感。高频信号换层时，必须在信号过孔旁0.5mm以内放置伴随地过孔，为回流电流提供最短的换层路径。
• 完整连续的地平面：采用多层板（≥4层），专设完整地平面层，避免地平面被分割（详见模块4 第2节）。整块铜皮地平面的阻抗远低于单根走线，能大幅抑制地弹。

版权声明：本文为CSDN博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

标签：#PCB设计 #电源完整性 #RLC #去耦电容 #地弹 #PDN

相关文章：

RLC视角下的PCB设计（二）：信号完整性-CSDN博客

RLC视角下的PCB设计（三）：EMI与回流路径-CSDN博客

RLC视角下的PCB设计（四）：数模混合与高压设计-CSDN博客