企业官网建设流程全解析

1. 这不是“砍”，是接口演进的必然选择：RK3588/RK3576 去掉 LVDS 的真实逻辑

你拆过一块 RK3588 开发板，翻过它的 datasheet，或者在调试一块工业 LCD 屏时突然发现——手册里找不到 LVDS 控制器章节了。第一反应可能是：“怎么连 LVDS 都不支持？这芯片是不是缩水了？”我刚接触 RK3588 时也这么想，甚至怀疑是不是 Rockchip 拿错版本号，把消费级芯片当工业级卖。但后来在三个不同客户现场连续踩坑、反复比对 RK3288→RK3399→RK3326→RK3566→RK3588 的显示子系统设计文档后，我才真正理解：这不是“砍”，而是 SoC 设计团队在 2022–2024 年这个时间窗口下，用毫米级布线资源、毫瓦级功耗预算和纳秒级时序余量，做出的一次极其克制、高度理性的技术取舍。LVDS 接口本身没死，它只是从 SoC 的原生外设模块，退场为一颗独立桥接芯片（如 Parade PS8625、TI SN65DSI86）的职责。而 RK3588 和 RK3576 的显示控制器，已经把全部算力、带宽和引脚资源，押注在 MIPI DSI-2 和 eDP 2.0 这两条更高效、更可扩展、更面向 AI 视觉终端的通路上。

为什么说这是“必然”？因为 LVDS 的物理层瓶颈早已卡死在 2015 年。一套标准双通道 LVDS（2×7/8-bit）最高只能跑 1.5Gbps，对应 1920×1080@60Hz + 8-bit 色深；四通道极限也就勉强撑到 2560×1440@60Hz。而 RK3588 的 VPU 支持 8K@60fps 解码，GPU 支持 OpenGL ES 3.2 + Vulkan 1.2，NPU 算力达 6TOPS，整机内存带宽突破 80GB/s——它驱动的屏幕，早就不止是“显示画面”，而是“视觉数据流入口”。一个搭载 RK3588 的智能安检仪，需要同时接入 2 路 4K@30fps MIPI CSI-2 摄像头 + 1 路 4K@60fps eDP 显示屏 + 1 路 1080p@60fps HDMI 输出；一个 RK3576 工业 HMI 主控，要并行处理 3 路 MIPI DSI-2 屏幕（主屏+副屏+状态指示屏），还要留出 2 个 PCIe 3.0 ×2 通道给 FPGA 图像预处理模块。在这种负载下，再硬塞一组 LVDS PHY，不仅浪费 12–16 根高速差分对（每对需严格等长+包地），还会在 SoC 内部引入额外的时钟域交叉、电源噪声耦合和热密度峰值——而这些资源，全都可以被重定向到 MIPI DSI-2 的 Lane Aggregation（多 Lane 动态聚合）或 eDP 的 Panel Replay（面板重放）机制中，实现更高吞吐、更低延迟、更优功耗。

所以，当你看到“RK3588 砍掉 LVDS”这个说法时，请把它翻译成：“Rockchip 把 LVDS 的物理层电路，从 SoC Die 上剥离，转由更灵活、更易迭代、更贴近终端需求的桥接芯片承担；同时将 SoC 的显示 IP 全面升级为 MIPI DSI-2 v1.2 + eDP 2.0 v1.4a 双模控制器，以支撑 AIoT 终端对高分辨率、低延迟、多屏协同、动态刷新率的刚性需求。”这不是功能退化，而是架构升维。就像当年 PC 主板取消 ISA 插槽不是放弃扩展性，而是把 IO 控制权交给南桥+PCIe；手机 SoC 去掉 UART 引脚不是抛弃调试能力，而是转向 JTAG over USB-C。真正的工程师，从来不会问“为什么去掉”，只会问“替代方案是否更优”——而 RK3588/RK3576 的答案，是肯定的。

2. 从 LVDS 到 MIPI/eDP：显示接口的代际跃迁与 SoC 资源博弈

2.1 LVDS 的黄金时代与不可逾越的物理墙

LVDS（Low-Voltage Differential Signaling）在 2000 年代初登上嵌入式舞台时，是革命性的。它用 ±350mV 的低压差分信号，在 100Ω 匹配阻抗上传输，抗干扰能力远超 TTL，并将单通道速率推至 650Mbps。早期的 LVDS 屏幕接口（如 OpenLDI）采用 4 对数据线 + 1 对时钟线，支持 1024×768@60Hz；后来发展为 Dual-Link LVDS（8 对数据 + 1 对时钟），理论带宽达 4.8Gbps，足以驱动 1920×1200@60Hz。这套方案在工控、医疗、车载领域统治了整整十五年——不是因为它完美，而是因为当时没有更优解。

但它的硬伤从诞生起就写在物理定律里。首先，带宽天花板极低：LVDS 单 Lane 最高有效速率受限于 PCB 走线损耗和接收端眼图张开度，实测超过 1.2Gbps 后误码率（BER）急剧上升。Rockchip 在 RK3399 的 LVDS PHY 设计中，已将最大速率锁定在 1.05Gbps/Lane（对应 1920×1080@60Hz + 24-bit RGB），再往上堆 Lane 数，成本和可靠性反而下降。其次，功耗随分辨率指数增长：LVDS 发送端电流驱动固定为 3.5mA，每增加一对差分线，功耗线性增加；而 4K 屏需 16 对 Lane（8 数据 + 4 时钟 + 4 辅助），仅 PHY 层功耗就超 800mW，占 SoC 总功耗 15% 以上。第三，EMI 控制难度陡增：LVDS 依赖严格的共模电压（1.2V）和摆幅控制，PCB 上任意一处阻抗突变（如过孔、拐角）都会引发反射，导致辐射超标。我们在某款 RK3326 工业网关项目中，为通过 FCC Class B 认证，不得不在 LVDS 走线全程加包地铜皮+π 型滤波，最终使 PCB 成本上涨 23%。

更致命的是生态断层。LVDS 是点对点、单向、无协议栈的裸物理层，所有时序控制（HSYNC/VSYNC/DE）、色彩格式（RGB888/YUV422）、刷新率切换，全靠 SoC 的 Display Controller 硬编码生成。这意味着：同一块 RK3399 板子，换一块 LVDS 屏，就得改 U-Boot 的 display driver、重编译 kernel 的 panel driver、甚至手动调整寄存器时序参数。我们曾为适配三款不同 LVDS 屏（友达 AUO156D01、群创 INX156FHL、京东方 BOE156QAN），累计投入 127 人时做 timing tuning，其中 68% 的时间花在 oscilloscope 测量 vsync edge jitter 和 eye diagram margin 上。这种“一屏一调”的模式，在 RK3588 面向量产交付的场景下，已完全不可接受。

2.2 MIPI DSI-2：从“搬运工”到“数据管道管理者”

MIPI DSI（Display Serial Interface）的出现，本质是把 LVDS 的物理层和协议层彻底解耦。DSI-1（2010）只是 LVDS 的协议封装，仍用 LVDS PHY；而 DSI-2（2019）则定义了全新的 UniPro 物理层，支持 LP（Low-Power）和 HS（High-Speed）双模切换、Lane Aggregation（多 Lane 动态聚合）、Packet Compression（帧压缩）、Panel Self-Refresh（PSR）等高级特性。RK3588 的 DSI-2 控制器，正是基于此标准构建。

关键突破在于“带宽按需分配”。DSI-2 不再固定 Lane 数，而是根据当前分辨率/刷新率/色深，动态启用 1–4 Lane。例如：驱动 1080p@60Hz 屏，启用 2 Lane @ 2.5Gbps/Lane，总带宽 5Gbps；切换到 4K@30Hz，自动升为 4 Lane @ 1.8Gbps/Lane，总带宽 7.2Gbps；若进入待机状态，则关闭所有 HS Lane，仅保留 1 Lane LP 模式传输命令，功耗降至 5mW。这种弹性，是 LVDS 永远无法企及的。我们在某款 RK3588 智能座舱项目中，利用 DSI-2 的 Dynamic Refresh Rate（DRR）功能，让主屏在导航地图缩放时从 60Hz 切换到 90Hz，视频播放时回落到 24Hz，实测整机显示子系统功耗降低 31%。

另一个颠覆性设计是“协议栈下沉”。DSI-2 将色彩空间转换（RGB↔YUV）、dithering（抖动）、gamma 校正、HDR metadata 注入等操作，从 SoC 的 Display Controller 移至屏幕的 Timing Controller（TC）。SoC 只需发送标准化的 DSC（Display Stream Compression）压缩帧和 DSI Command Set 指令，TC 自动完成解压、时序生成和像素映射。这意味着：同一套 RK3588 固件，可无缝适配三星 S6E3HA0（AMOLED）、LG LP156WF6（IPS）、京东方 BOE156QAN（LTPS）三类屏幕，无需修改任何 display driver 代码——只需在 device tree 中指定 panel compatible 字符串和 dsi-lanes 参数。我们实测从接到新屏规格书到点亮首片样机，耗时从 LVDS 方案的 17 天缩短至 3.5 天。

2.3 eDP 2.0：面向 AI 视觉终端的“终极显示通道”

如果说 MIPI DSI-2 是移动端的进化，那么 eDP（Embedded DisplayPort）2.0 就是 RK3588 面向高端工业/商用终端的王牌。eDP 1.4（2016）已支持 4K@120Hz，但真正质变发生在 eDP 2.0（2019）：它引入了UHBR（Ultra High Bit Rate）模式，单 Lane 速率从 8.1Gbps（HBR3）跃升至 20Gbps（UHBR10），并支持Panel Replay技术——屏幕可缓存上一帧图像，在 SoC 处理下一帧时保持静态显示，将 GPU 渲染延迟从 32ms 降至 8ms。这对 RK3588 的 NPU+GPU 协同推理场景至关重要：当 YOLOv8 检测到异常目标后，GPU 需在 16ms 内完成标注框渲染并推送至屏幕，否则会错过实时反馈窗口。

eDP 2.0 还解决了 LVDS 最头疼的长距离传输问题。LVDS 在 30cm 以上线缆长度时，眼图衰减严重，必须加中继芯片；而 eDP 2.0 的 UHBR10 模式，配合 VESA 定义的 eDP AUX 通道自适应均衡，实测在 1.2m 线缆（AWG30）上仍能维持 >12dB 的信噪比。我们在某款 RK3588 医疗影像工作站中，直接采用 eDP 2.0 连接 27 英寸 4K 诊断屏（Dell UP2720Q），省去 LVDS-to-eDP 桥接芯片和二次 PCB 转接板，BOM 成本降低 18%，整机厚度减少 4.2mm。

更重要的是生态统一性。eDP 2.0 与 PC 显卡、笔记本 GPU 完全兼容，意味着 RK3588 开发者可复用成熟的 Linux DRM/KMS 驱动栈（如 rockchipdrm.ko + dw-mipi-dsi.ko），无需像 LVDS 那样从零开发 panel driver。我们对比过 RK3588 的 eDP 和 LVDS 方案：eDP 的 kernel patch 提交量仅为 LVDS 的 1/7，且 upstream 接受率高达 92%（LVDS 仅 34%），极大降低了长期维护成本。

3. RK3588/RK3576 显示子系统深度解析：硬件资源分配与软件栈重构

3.1 SoC 内部显示 IP 的重新洗牌

RK3588 的显示子系统（Display Subsystem）不再是一个单一模块，而是由VOP（Video Output Processor）+ DSI-2 PHY + eDP PHY + HDMI TX + MIPI CSI-2 RX构成的异构集群。其资源分配逻辑，清晰体现了 Rockchip 对 AIoT 场景的判断：

• VOP 单元：从 RK3399 的 1 个 VOP 升级为 3 个独立 VOP（VOP_B0/VOP_B1/VOP_L）

  • VOP_B0：专用于 eDP/HDMI 输出，支持 8K@60Hz + HDR10
  • VOP_B1：专用于 MIPI DSI-2 输出，支持 4K@60Hz + DSC
  • VOP_L：轻量级 VOP，用于 Overlay（OSD）、Cursor、Hardware Cursor，功耗 <50mW

• PHY 资源：

  • DSI-2 PHY：4 组独立 Lane（每组含 TX/RX），支持 1–4 Lane 动态配置
  • eDP PHY：2 组 UHBR10 Lane（每组含 TX/RX + AUX），支持 eDP 2.0 v1.4a
  • HDMI TX：集成 TMDS PHY，支持 HDMI 2.1（48Gbps）
  • 注意：LVDS PHY 彻底消失，未预留任何 pad 或 clock domain

这种设计带来两个关键优势：隔离性与确定性。VOP_B0 和 VOP_B1 的时钟域、电源域、memory bandwidth 完全隔离，避免 eDP 高带宽传输干扰 DSI-2 的低延迟命令流；VOP_L 的独立供电，确保即使主 VOP 进入 deep sleep，OSD 仍可响应按键事件。我们在某款 RK3576 智能零售终端中，利用 VOP_L 实现“熄屏状态下扫码唤醒”：扫码枪触发 GPIO 中断，VOP_L 立即叠加绿色扫描框，整个过程 <120ms，而主 VOP 仍在 10uA 待机状态。

3.2 软件栈的范式转移：从寄存器编程到标准化框架

LVDS 方案的软件栈，本质是“寄存器搬运工”。开发者需手动配置：

// RK3399 LVDS 寄存器示例（极度简化） writel(0x00000001, RK3399_LVDS_BASE + 0x00); // enable writel(0x00000002, RK3399_LVDS_BASE + 0x04); // dual-link mode writel(0x0000001e, RK3399_LVDS_BASE + 0x08); // hsync width = 30 writel(0x00000028, RK3399_LVDS_BASE + 0x0c); // vsync width = 40 ...

每个参数都需对照屏幕 datasheet 手动计算，且不同厂商的 timing 定义存在细微差异（如 vsync active high/low），极易出错。

RK3588 则全面拥抱Linux DRM/KMS（Direct Rendering Manager / Kernel Mode Setting）标准框架。其核心抽象是：

• CRTC（CRT Controller）：对应 VOP 单元，负责 scanout（帧缓冲输出）
• Encoder：对应 PHY（DSI-2/eDP/HDMI），负责信号编码
• Connector：对应物理接口（DSI-2 port A / eDP port B）
• Panel：屏幕设备，通过 device tree 描述 timing 和 capabilities

典型 device tree 片段如下：

&dsi { status = "okay"; rockchip,grf = <&grf>; #address-cells = <1>; #size-cells = <0>; panel@0 { compatible = "boe,boe156qan"; reg = <0>; power-supply = <&vcc_lcd>; backlight = <&backlight>; ports { #address-cells = <1>; #size-cells = <0>; port@0 { reg = <0>; boe156qan_in: endpoint { remote-endpoint = <&vop_out>; }; }; }; }; }; &vopb { status = "okay"; assigned-clocks = <&cru CLK_VOPB>, <&cru CLK_VOPB_HCLK>; assigned-clock-rates = <600000000>, <150000000>; rockchip,grf = <&grf>; };

这套框架的价值在于：硬件细节被抽象，业务逻辑被聚焦。应用层只需调用drmModeSetCrtc()设置分辨率，drmModePageFlip()实现无撕裂切换，drmAtomicCommit()同步多层合成——所有 PHY 初始化、timing 校验、lane training，均由 kernel driver 自动完成。我们在移植 RK3588 Ubuntu 20.04 镜像时，仅需替换 device tree blob（dtb），无需修改 Xorg 配置或 Wayland compositor 代码，即可支持 1080p/4K/8K 三种屏幕。

3.3 实操验证：RK3588 驱动 4K eDP 屏的完整链路

以 Dell UP2720Q（4K@60Hz, eDP 1.4）为例，实测 RK3588 驱动流程如下：

步骤 1：硬件连接确认

• RK3588 EVB 的 eDP 接口（J12）通过 30cm AWG30 线缆直连 UP2720Q 的 eDP 输入
• 确认 eDP AUX 通道焊接无虚焊（AUX+/- 两根细线，易被忽略）
• 供电：UP2720Q 需 12V/3A，RK3588 EVB 的 eDP VCC 引脚提供 3.3V，故需外接 DC-DC 模块

步骤 2：kernel 配置启用

# 必选配置（rk3588_defconfig） CONFIG_ROCKCHIP_DRM=y CONFIG_ROCKCHIP_DW_HDMI=y CONFIG_ROCKCHIP_DW_MIPI_DSI=y CONFIG_ROCKCHIP_EDP=y # 关键！启用 eDP 驱动 CONFIG_DRM_KMS_HELPER=y CONFIG_DRM_PANEL_BOE_TV101WUM_NL6=y # 示例 panel，实际需匹配 UP2720Q

步骤 3：device tree 修改
在arch/arm64/boot/dts/rockchip/rk3588-evb.dts中添加：

&edp { status = "okay"; rockchip,grf = <&grf>; #address-cells = <1>; #size-cells = <0>; port@0 { reg = <0>; edp_out: endpoint { remote-endpoint = <&vopb_out>; }; }; }; &vopb { status = "okay"; ports { #address-cells = <1>; #size-cells = <0>; port@0 { reg = <0>; vopb_out: endpoint { remote-endpoint = <&edp_in>; }; }; }; };

步骤 4：timing 参数注入
UP2720Q 的 native timing 为 3840×2160@60Hz，需在panel-simple.c中添加：

static const struct drm_display_mode up2720q_mode = { .clock = 533000, // 533MHz (计算：3840×2160×60×(1+0.12)≈533MHz) .hdisplay = 3840, .hsync_start = 3840 + 80, .hsync_end = 3840 + 80 + 48, .htotal = 3840 + 80 + 48 + 144, .vdisplay = 2160, .vsync_start = 2160 + 3, .vsync_end = 2160 + 3 + 33, .vtotal = 2160 + 3 + 33 + 44, .vrefresh = 60, .flags = DRM_MODE_FLAG_NVSYNC | DRM_MODE_FLAG_NHSYNC, };

提示：clock值需精确计算，误差 >±5MHz 会导致 eDP link training 失败。公式为：clock = Htotal × Vtotal × refresh_rate，其中 Htotal/Vtotal 包含 blanking interval（通常占 12–15%）。

步骤 5：验证与调试

# 查看 eDP 连接状态 cat /sys/class/drm/card0-eDP-1/status # 应返回 "connected" # 查看 EDID 信息 modetest -M rockchip -c # 显示支持的 mode list # 强制设置 4K@60Hz modetest -M rockchip -s 33:3840x2160@60 # 检查 link training 日志 dmesg | grep -i "edp\|link" # 正常应有 "eDP link rate: 8.1Gbps"、"Training success"

实测从上电到 4K 图像稳定输出，耗时 2.3 秒（含 eDP link training 的 4 次 retry）。若出现link training failed，优先检查 AUX 通道连通性（用万用表测 continuity）和 VCC 供电纹波（需 <50mVpp）。

4. 替代方案实战指南：LVDS 屏如何在 RK3588/RK3576 上重生

4.1 桥接芯片选型：Parade vs TI vs Parade 的工程权衡

既然 RK3588 不再原生支持 LVDS，最直接的方案就是用一颗 MIPI DSI-2 或 eDP 转 LVDS 的桥接芯片。目前主流有三类：

选型逻辑非常明确：优先 MIPI DSI-2 输入，而非 eDP。原因有三：

1. 带宽冗余：RK3588 的 DSI-2 PHY 支持 4×2.5Gbps = 10Gbps，而 PS8625 输入只需 4×1.5Gbps = 6Gbps，留有 40% 余量应对信号衰减；
2. 时序确定性：DSI-2 的 LP/HS 切换由 SoC 精确控制，桥接芯片无需处理复杂的 eDP link training 状态机，稳定性更高；
3. 成本敏感：PS8625 比 SN65DSI86 便宜 33%，且外围电路更简单（无需 HDCP key 存储 EEPROM）。

我们在某款 RK3576 工业 HMI 项目中，最终选定 PS8625。其 layout 关键点：

• MIPI DSI-2 输入走线：严格等长（±5mil），包地宽度 ≥3×线宽，参考平面完整；
• LVDS 输出走线：差分阻抗 100Ω±5%，长度匹配 ≤10mil，远离高频时钟；
• PS8625 的 VDDIO（1.8V）必须由独立 LDO 供电，纹波 <20mVpp，否则 LVDS eye diagram 闭合；
• PS8625 的 I2C 配置引脚（ADDR0/ADDR1）需上拉/下拉，决定 I2C 地址（默认 0x48），避免与系统其他 I2C 设备冲突。

4.2 硬件设计避坑清单：那些让 LVDS 屏“点不亮”的细节

LVDS 屏在 RK3588 上的失败，90% 出在硬件层面。以下是我们在 17 个客户项目中总结的致命陷阱：

提示：LVDS 屏的“点不亮”，80% 是电源问题，而非信号问题。务必先测 VCC 和 VDDIO。

• 陷阱 1：LVDS 屏供电混淆
  LVDS 屏通常有三路供电：

  • VCC（3.3V）：逻辑电路供电
  • AVDD（12V）：Source Driver 供电
  • VDDIO（1.8V）：Timing Controller IO 供电
    RK3588 EVB 的 LVDS 接口只提供 VCC（3.3V），但多数 LVDS 屏的 AVDD 需 12V/2A，VDDIO 需 1.8V/500mA。若直接用 RK3588 的 3.3V 给 AVDD 供电，会导致 Source Driver 无法驱动，屏幕全黑。正确做法：外接 DC-DC 模块（如 LM2596）生成 12V，LDO（如 TPS7A05）生成 1.8V。

• 陷阱 2：背光控制信号极性错误
  LVDS 屏背光通常由 EN（Enable）和 PWM（亮度调节）控制。但不同厂商定义相反：

  • 友达 AUO156D01：EN 高电平开启，PWM 高电平占空比高
  • 群创 INX156FHL：EN 低电平开启，PWM 低电平占空比高
    若 device tree 中backlight节点的enable-active属性未正确设置（<0>表示 active-low），会导致背光不亮。实测中，60% 的“黑屏”问题源于此。

• 陷阱 3：LVDS Clock 相位偏移
  LVDS 的 Clock Lane 必须与 Data Lane 严格同步，相位偏差 >±1ns 即导致采样错误。PS8625 的 Clock 输出引脚（CLK_OUT）需走最短路径，且不能与其他高速信号平行走线。我们在某项目中，因 CLK_OUT 与 HDMI TX 的 TMDS_CK 平行走线 8cm，导致 LVDS 屏出现 horizontal stripe 干扰，最终通过增加 30mil 包地铜皮解决。

• 陷阱 4：eDP/AUX 通道误用
  有些工程师试图用 RK3588 的 eDP PHY 直接驱动 LVDS 屏，认为“都是差分信号”。这是危险的：eDP PHY 的 UHBR10 信号摆幅（±500mV）远高于 LVDS（±350mV），且协议栈完全不同。强行连接会导致 PS8625 的 LVDS 接收端永久损坏。务必确认桥接芯片输入接口类型（DSI-2 vs eDP），并选用对应 PHY。

4.3 软件适配：让 RK3588 “假装”自己有 LVDS

虽然硬件上 LVDS 已消失，但软件层面仍需让系统“感知”到 LVDS 屏的存在。方法是在 device tree 中，将桥接芯片虚拟为一个“LVDS panel”，并通过 I2C 控制其配置：

&i2c3 { status = "okay"; clock-frequency = <400000>; ps8625@48 { compatible = "parade,ps8625"; reg = <0x48>; #address-cells = <1>; #size-cells = <0>; interrupt-parent = <&gpio>; interrupts = <12 IRQ_TYPE_LEVEL_HIGH>; // GPIO1_A12 parade,dsi-lanes = <4>; parade,lvds-format = "jeida"; // 或 "vesa" parade,lvds-channel = "dual"; // single/dual port@0 { reg = <0>; ps8625_in: endpoint { remote-endpoint = <&dsi_out>; }; }; port@1 { reg = <1>; ps8625_out: endpoint { remote-endpoint = <&lvds_panel_in>; }; }; }; }; &dsi { status = "okay"; ports { #address-cells = <1>; #size-cells = <0>; port@0 { reg = <0>; dsi_out: endpoint { remote-endpoint = <&ps8625_in>; }; }; }; }; &vopb { status = "okay"; ports { #address-cells = <1>; #size-cells = <0>; port@0 { reg = <0>; vopb_out: endpoint { remote-endpoint = <&dsi_in>; }; }; }; };

关键点：

• parade,lvds-format必须与 LVDS 屏 datasheet 一致（JEIDA 格式为 24-bit RGB，VESA 格式为 18-bit RGB + 6-bit dithering）；
• interrupts需连接 PS8625 的 INT# 引脚，用于检测 link status change；
• parade,lvds-channel决定 LVDS 输出是 Single-Link（4 data + 1 clk）还是 Dual-Link（8 data + 1 clk），直接影响最大分辨率。

5. 常见问题与排查技巧实录：来自 23 个 RK3588 项目的实战笔记

5.1 “屏幕全黑，但背光亮” —— 信号链路的逐级定位法

这是 LVDS 方案最常见的故障现象。不要急于更换芯片，按以下顺序快速定位：

1. 确认背光是否真亮：用手机摄像头拍摄屏幕，若看到明显闪烁（50/60Hz），说明背光 PWM 正常；若纯白无闪烁，检查backlight节点的default-brightness-level是否设为 0（应为 128–255）。

2. 测量 LVDS Clock 信号：用示波器探头（10×）测 PS8625 的 CLK_OUT 引脚。正常应为方波，频率 = 屏幕水平扫描频率 × 水平像素数。例如 1920×1080@60Hz，Clock 频率 ≈ 148.5MHz。若无信号，检查 PS8625 的 VDDIO 是否上电，I2C 配置是否成功（i2cdetect -y 3应看到 0x48）。

3. 抓取 MIPI DSI-2 信号：用逻辑分析仪（Saleae Logic Pro 16）捕获 RK3588 的 DSI-2 TX 信号。重点看 LP-escape sequence（0x00/0x01）和 HS data packet。若只有 LP 信号无 HS，说明 DSI-2 link training 失败，检查 RK3588 的 DSI-2 PHY 供电（AVDD1V0 = 1.0V）和 clock enable（clk_get_rate(&dsi_clk)应 >0）。

4. 验证 LVDS Data 信号：若 Clock 正常但 Data 无波形，问题在 PS8625 的 DSI-2 接收端。此时需读取 PS8625 的寄存器 0