企业官网建设流程全解析

1. 为什么仿真共模电感的插入损耗

1.1 共模电感在EMI设计中的角色

做电源或EMC设计的朋友，对共模电感应该都不陌生。它在EMI滤波器里承担着抑制共模噪声的主要任务，经常和X电容、Y电容一起组成完整的滤波网络。很多人刚开始接触EMI设计时，都会先搭一个LC滤波器，测试辐射和传导，但真正到了产品要过认证的阶段，就会发现共模电感选型、参数验证以及插入损耗是否达标，直接影响整个滤波器的性能。

我为什么要专门写一篇关于LTspice仿真共模电感差模/共模插入损耗的文章呢？因为市面上关于共模电感的资料很多，但是真正能落地的、基于LTspice的实操案例并不多。很多工程师习惯直接看规格书的典型曲线，然后粗略估算，但规格书给出的数据是在标准阻抗条件下测的，实际应用中源阻抗和负载阻抗往往不是固定的，这时候就需要自己搭电路仿真，才能贴近真实情况。

这篇文章适合正在做AC-DC电源、DC-DC电源、车载电子或通信设备硬件设计的工程师，也适合刚接触EMI设计、想理解共模电感工作机理的学生或转行人员。当然，如果你只是对LTspice感兴趣，希望通过一个完整案例掌握交流分析和自定义器件建模的技巧，这篇文章也能提供一个不错的参考。

1.2 差模/共模插入损耗的技术含义

插入损耗表征的是滤波器件在信号通路中引起的衰减量，单位是dB。数值越大，说明对噪声的抑制能力越强。共模电感的插入损耗分为两种：差模插入损耗和共模插入损耗。这里要特别澄清一下，很多人以为共模电感只处理共模信号，差模噪声就与它无关，其实不完全正确。

共模电感有两个绕组，正常工作时流过两个绕组的电流方向相反，产生磁通相互抵消，所以差模信号几乎不受影响。但实际绕制的共模电感存在漏感，这个漏感等效成一个差模电感，与X电容配合后，能对差模噪声产生一定的抑制作用。因此共模电感往往也具备一定的差模滤波能力。而在共模信号通路中，两个绕组的电流方向相同，磁通叠加，呈现高阻抗，这样才能有效扼制共模电流。

在LTspice里仿真差模插入损耗，实际上是在模拟“差模激励+差模接收”的通路衰减特性；仿真共模插入损耗，则是模拟“共模激励+共模接收”的通路衰减特性。因为激励方式不同，电路连接的方式也不一样，测试电路需要单独搭建，这一步是很多人一开始容易搞混的地方。

2. LTspice仿真模型与设计思路

2.1 从库元件到等效电路

LTspice本身自带一部分电感、电容、变压器等模型，但如果你想仿真具体型号的共模电感，例如WE 744821201，通常不会直接在LTspice库中找到现成的模型。这时候有两种做法。

第一种做法是去厂商官网下载SPICE模型，Wurth Elektronik（伍尔特电子）的官网一般会提供.lib或.sub文件，直接导入LTspice使用。这种方法最准确，因为厂商的模型通常结合了实测的阻抗/插入损耗数据拟合而来，高频特性比理想元件逼真许多。

第二种做法是自己搭建等效电路。共模电感可以用两个耦合电感来模拟，设置耦合系数K，再外加漏感、寄生电容等参数。这种做法的好处是灵活，你可以在没有厂商模型的情况下做方案评估。缺点也很明显，参数需要自己根据规格书或实测数据去拟合，尤其是高频段，漏感和分布电容的影响很大，一旦拟合不到位，仿真结果和实测会差距很大。

我在实际项目中更倾向于先找厂商模型，找不到再用等效电路。如果只是做初步验证，希望快速确认电路拓扑的可行性，等效电路的速度更快，也更容易理解。

2.2 构建差模/共模插入损耗测试电路

测试电路本身并不复杂，核心是用电压源加一个固定源阻抗，然后接上被测器件，再在输出端加载一个固定负载阻抗，最后通过对比接入器件前后的输出电压，计算插入损耗。公式是：

插入损耗 = 20 × log10(Vout无器件 / Vout有器件)

在LTspice中，可以通过两种方式计算插入损耗。一种是把有器件和无器件两个电路分开仿真，然后手动计算差值。另一种是利用交流分析扫描频率，把输出电压直接除以基准电压，然后以dB为单位查看结果。

差模测试和共模测试的区别主要在于端口的连接方式。差模测试时，信号源加在一组绕组的同名端，另一组绕组的同名端作为输出，负载接在输出端和公共地之间。共模测试时，信号源加在两个绕组的同名端，输出端则从异名端或同名端引出，视具体测试标准而定。

我在搭建电路时通常会把源阻抗和负载阻抗都设为1Ω，这是很多器件厂商测试插入损耗的标准条件，比如Wurth的曲线一般都采用50Ω系统或1Ω系统，具体要看规格书标注。如果你希望仿真结果与规格书对应，务必先确认厂商的测试条件。

3. WE 744821201参数与实操复现

3.1 关键参数解读

WE 744821201是Wurth Elektronik公司的一款共模电感，属于WE-CMB系列，外形为立式封装，常用于电源EMI滤波。这里我们把它当作一个具体案例来走一遍完整的仿真流程。

我找到的几个关键参数如下：

• 额定电流：0.4A左右（具体以规格书为准）
• 直流电阻（DCR）：根据电流等级，一般在几百毫欧到1欧姆左右
• 共模阻抗：在特定频率（如10MHz）下通常在几千欧姆左右
• 差模漏感：一般在共模电感的1%~3%之间，这个参数在高频差模滤波中很重要

你可能注意到，共模电感的规格书很少直接给出完整的差模/共模插入损耗曲线，而是给出阻抗曲线或部分频率点的插入损耗值。原因在于插入损耗受测试电路阻抗影响很大，厂商不可能覆盖所有应用场景，因此给阻抗数据更通用。在仿真时我们就要基于这些阻抗值和漏感值去拟合模型，或者直接找到厂商提供的SPICE模型。

有一点我要特别提醒：共模电感的高频特性并不仅仅是电感和电阻。绕组间的分布电容、磁芯材料的频率特性，都会让阻抗曲线在某个频率点出现峰值后下降。所以如果你用理想电感仿真，一定要加寄生电容才能看出实际的频响趋势。

3.2 仿真电路搭建与交流分析

我在LTspice中复现WE 744821201共模电感插入损耗仿真的步骤如下。

先建立共模电感模型。这里我选择用耦合电感模拟。LTspice中的电感设置很简单，直接在元件库选ind，然后为两个绕组分别创建L1和L2。接着需要在元件中添加SPICE指令，例如：

K1 L1 L2 0.98

K耦合系数设为0.98，表示漏感约为2%。两个绕组的电感值设置为共模电感的名义电感值，比如10mH或20mH，具体看型号规格。

然后是寄生电容的建模。在LTspice中，可以在电感元件属性里设置并联电容，比如Cpar = 10pF。这个电容代表了绕组之间的分布电容，它会与电感形成并联谐振。如果你直接使用厂商的SPICE模型，模型内部一般已经包含了这些寄生参数，不需要额外添加。

接下来搭建测试电路。左侧是交流仿真电压源V1，幅度设为1V，串联一个1Ω源阻抗，然后连接到共模电感的输入端。输出端接1Ω负载电阻。接地处理要特别小心，差模测试和共模测试的地网络不同，否则仿真结果会完全错误。

差模测试连接方式：源端V1接L1的同名端，L1的异名端作为信号回路连接到地。L2的同名端接负载电阻Rload，L2的异名端接地。这样信号从L1流入，从L2流出，变压器耦合把能量传递到负载，形成了差模激励。

共模测试连接方式：V1接L1和L2的同名端，两绕组的异名端并接后接地。负载电阻则接在两个绕组的同名端和地之间，或者按标准测试方式在异名端测量，具体情况需要结合你要分析的目标而定。

仿真参数的设置方面，在LTspice里点击Simulate -> Edit Simulation Cmd，选择AC Analysis，Type of Sweep选择Decade，Number of Points设置为30或50，Start Frequency设为1kHz，Stop Frequency设为50MHz。50MHz以上对于大多数电源EMI场景已经足够覆盖。

仿真完成后，在波形窗口查看V(load)的输出幅度，并将纵轴改为dB。如果要直接获得插入损耗曲线，可以绘制表达式：

20 * log10 (V(load) / V(src))

其中V(src)是源端的开路电压，在这个电路里设为1V，所以可以直接用V(load)的对数值。

3.3 仿真结果分析与图纸

以WE 744821201为例，仿真的共模插入损耗曲线通常在低频段从几个dB开始，随着频率上升而增加。在几百kHz到数MHz之间会出现第一个谐振点，之后由于寄生电容的影响，曲线出现峰值后下降，形成类似带阻特性的形状。差模插入损耗则会低很多，因为漏感较小，只有在较高频率下才会体现出明显的衰减作用。

我在仿真时发现在低频段，共模插入损耗随着频率以大约20dB/decade的斜率上升，这是因为此时共模电感表现为纯电感特性。当频率到达自谐振频率附近时，曲线开始弯曲，然后下降到0dB甚至更低。如果在实际测试中发现仿真曲线在谐振后下降过快，很可能是因为寄生电容设置得过小，或者漏感设置不当导致的。

通过扫描K系数，可以观察漏感对差模插入损耗的影响。K值从0.95升高到0.999，差模插入损耗的转折频率会明显向高频方向移动，这和使用不同绕制工艺的共模电感的实际表现是一致的。

4. 实战中的常见问题与排查经验

4.1 模型与仿真不收敛的排查

LTspice在仿真耦合电感时偶尔会遇到不收敛的情况，尤其当频率扫描范围过大或寄生电容和电感形成高Q值谐振时，仿真速度会变慢，甚至出现“Time step too small”的报错。

遇到这类问题，我的经验是先把仿真参数中的相对误差（reltol）从默认值调整到1e-3，把最大时间步长缩小。AC分析本身不涉及时域步长问题，但如果你在做瞬态仿真验证时遇到不收敛，可以尝试在电感两端并联一个很小的电阻，比如1MΩ，增加阻尼，不过这会影响谐振Q值，所以电阻值不能太小。

如果使用厂商模型，要注意模型内部是否带有非物理参数，比如负电容或异常大的寄生电阻。有些模型的参数来源于阻抗分析仪的拟合，在极高频段可能会产生非因果响应，从而在仿真中引起震荡。我在一次仿真744821201时，打开模型文件看过，发现它里面有一个很高的并联电容，这个电容模拟的是磁芯到绕组之间的耦合，属于正常建模，不需要修改。

4.2 与实测数据对比的注意事项

仿真毕竟是仿真，和实测数据之间总有一定差距。最典型的差异出现在高频段，因为实际PCB走线、焊盘、引脚电感都会影响插入损耗。特别是在10MHz以上，几纳亨的引线电感就能让曲线偏移明显。

我在做对比时通常会先做一个简单的“直通校准”，也就是把测试夹具减去，确保仿真和实测基于相同的参考平面。如果实测曲线整体比仿真曲线低频段高（或低）几个dB，很可能是因为源阻抗和负载阻抗并不是标准的1Ω，而是包含了测试夹具的阻抗。此时，可以在LTspice仿真中调整源阻抗和负载阻抗的值，让仿真曲线和实测曲线匹配，这样后续分析滤波器性能时，模型就更有参考价值。

另外还要注意，共模电感的铁氧体磁芯在高频下存在磁导率下降和损耗增大的现象。有些SPICE模型在低频和高频分别使用不同的等效电路来拟合，但在过渡区域可能会有偏差。如果你发现仿真结果在1MHz~10MHz之间和规格书曲线有出入，不要慌，这是正常现象。

4.3 高频寄生参数的影响

在EMI滤波器设计里，高频段永远是绕不过去的问题。对于共模电感，高频下的主要寄生参数有三个：绕组间的分布电容、绕组对磁芯/屏蔽层的电容、引脚与PCB走线形成的串联电感。

这三个参数的影响是互相耦合的。分布电容过大会让共模电感的自谐振频率提前，导致高频抑制能力变差。串联电感则会让插入损耗曲线在高频端出现“回升”或“波动”，很多人误以为这是测量误差，其实是因为串联电感和分布电容形成了新的谐振路径。

在LTspice仿真中想把这部分体现出来，就不能只用一个简单的耦合电感模型。我通常会分别给L1和L2各并联一个Cpar，然后在模型外面额外串联一个0.5nH~2nH的小电感来模拟引脚效应。这样做虽然会让模型变复杂，但仿真结果会更接近实测。

5. 扩展：从插入损耗到EMI滤波器设计

5.1 如何利用插入损耗计算滤波器的衰减能力

插入损耗数据最直接的用途，就是评估滤波器对特定频段噪声的抑制能力。比如你的开关电源开关频率是100kHz，二次谐波在200kHz，三次谐波在300kHz，你要判断当前滤波方案够不够，只需把共模电感的插入损耗和Y电容、X电容的衰减曲线叠加起来看。

在LTspice里，你可以把共模电感模型和实际的EMI滤波器完整电路放到一起，仿真从电源端到负载端的整体插入损耗。这样比单独看一个器件更接近现实。但要注意，EMI滤波器中的电容和电感的相互作用会产生谐振峰，可能在某些频点出现增益而不是衰减，这是设计时必须规避的。

我见过不少入门工程师，只看共模电感规格书上的插入损耗曲线，觉得数值很大就放心了。实际上在滤波器中，共模电感往往是和Y电容构成一个LC并联谐振回路，如果谐振频率刚好落在噪声较强的频段，噪声反而可能被放大。所以更稳妥的做法是，在LTspice中把共模电感放在完整电路中，使用交流扫描分析整体插入损耗，再通过调整电容值来找到最佳的抑制频带。

5.2 用LTspice验证整体滤波器效果

验证整体滤波器效果时，我会把源阻抗设为实际电源的阻抗模型，而不是简单的1Ω。很多开关电源的输入阻抗并不是纯阻性，在低频段呈现容性，高频段则呈现感性。虽然精确建模很复杂，但LTspice里可以用简单的RC或RL串联网络近似，关键是保持频率特性的大致趋势正确。

当滤波器前级加入共模电感后，我还习惯在仿真中观察瞬态响应，看看在负载突变或者上电瞬间，电感会不会因为饱和电流不足而失效。共模电感的饱和问题在差模电流过大时尤其突出，如果产品工作电流接近或超过了电感额定电流，共模电感会进入饱和状态，电感量骤降，插入损耗能力大幅下降。这个特性在交流扫描中是看不到的，所以一定要结合直流偏置情况分析。

针对WE 744821201这类小电流共模电感，我在做电源设计时会严格核算直流偏置。0.4A的额定电流意味着实际工作电流尽量控制在0.2A以下，留足余量。如果产品需要更大的电流，就得换用更大封装或更低直流电阻的型号，否则EMI滤波器只是“纸面达标”。

6. 实操心得与后续扩展

6.1 我的仿真流程习惯

每次做共模电感插入损耗仿真，我都会固定走一遍流程：确认指标要求、找模型或自己建模、搭测试电路、调整测试条件、对比规格书曲线、放入完整滤波器仿真、检查直流偏置和饱和。这套流程看起来繁琐，但实际上能省掉很多后期整改的时间。

在LTspice中，我还习惯把测试脚本以文本形式保存在项目文件夹里，这样换电脑或复制给别人时，不会丢失仿真设置。文件里不仅包括电路文件，还包括自定义的模型库文件和仿真命令。因为LTspice的模型路径一旦失效，很多人打开的瞬间报错，就开始怀疑软件问题，其实只要把.lib文件放在相同相对路径下就可以解决。

6.2 后续还可以做的扩展

如果你对共模电感仿真感兴趣，后续可以沿着几个方向深入。第一个方向是建立更精确的等效电路模型，比如用多个RLC网络去拟合磁芯的频率特性和损耗特性。第二个方向是把共模电感模型和实际EMI测试标准结合起来，比如依据CISPR 25或CISPR 32的限值曲线，在LTspice中构建一个完整的噪声源模型，这样做就能从源头评估整个滤波方案的合规性。

我个人觉得，LTspice最大的价值不是替代仪器去精确测量，而是给设计者提供一个低成本、快速迭代的思维工具。在画板子之前，可以先把多个滤波方案跑一遍，看趋势、做对比，等方案定型后，再去实验室做最终验证。

这个基于WE 744821201的仿真流程，完全可以复制到其他型号的共模电感上。拿到任何一款电感，只要确认了电感量、漏感、分布电容这三个核心参数，就能快速评估它在差模/共模噪声抑制中的表现。希望这篇文章能帮你少走一些弯路，在设计EMI滤波器时多一份把握。