企业官网建设流程全解析

1. 从一次四层板翻车说起：为什么设计规则不是“可选项”

画PCB这件事，很多人第一次用嘉立创EDA专业版的时候，心态都是“先把线连上再说”。我见过太多新手，包括我自己早期，拿到原理图之后直接开干，走线全靠感觉，线宽默认，间距随缘，过孔想放哪放哪。结果板子打回来，要么电源线发热严重，要么差分信号眼图一塌糊涂，要么DRC报了几百个错误根本不知道怎么改。

设计规则这个东西，在嘉立创EDA专业版里叫“设计规则”，英文就是Design Rule。它的本质是一套约束系统，告诉软件：哪些线必须多宽、哪些线之间必须隔多远、哪些网络必须等长、哪些过孔尺寸是允许的。你设了规则，软件在布线时就会实时检查，DRC（设计规则检查）就是最后那道关卡，把所有违反规则的地方全部揪出来。

但问题在于，很多人把DRC当成“最后跑一下就行”的步骤，这是完全错误的思路。正确的做法是：在开始布线之前就把规则设好，让软件在你拉线的过程中就帮你把关。嘉立创EDA专业版支持实时DRC，你边走线它边检查，违反规则的地方会直接标红，这比画完再改效率高十倍不止。

这篇文章我会从电源网络、信号线宽、间距规则、过孔规则、差分对设置、DRC排查这几个维度，把嘉立创EDA专业版的设计规则体系完整拆一遍。每个参数我都会解释为什么这么设，以及我在实际项目中踩过的坑。不管你是刚入门的新手，还是从其他EDA工具转过来的老手，这篇内容都能帮你少走弯路。

注意：本文所有参数建议基于常规FR-4板材、1oz铜厚、嘉立创标准工艺能力。如果你的板子有特殊要求（比如阻抗控制、厚铜、高频材料），需要在此基础上单独调整。

2. 嘉立创EDA专业版规则体系的底层逻辑

2.1 规则优先级：为什么你设了规则却不生效

嘉立创EDA专业版的规则系统采用优先级覆盖机制。什么意思呢？你可以设一个全局默认规则，然后针对特定网络、特定网络类、特定区域设更具体的规则。当多条规则同时作用于一个对象时，优先级高的生效。

这个机制非常关键，因为很多人会遇到“我明明设了电源线宽1mm，但走线还是0.25mm”的情况。原因通常是你设的规则被更高优先级的默认规则覆盖了，或者你设规则的对象选错了。

规则的作用范围从大到小排列：

我的建议是：先建网络类，再在类里面设规则。比如把所有电源网络归到一个“PWR”类里，统一设线宽和间距，这样比一个个网络去设要高效得多，后期维护也方便。

2.2 网络类的创建与管理

在嘉立创EDA专业版里，创建网络类的入口在“设计”菜单下的“网络类管理器”。你可以新建一个类，比如叫“Power”，然后把VCC、+3V3、+5V、VBAT这些网络全部加进去。

这里有个实操细节：网络类是可以嵌套的。比如你可以建一个“Differential”类，里面再分“USB_Diff”和“HDMI_Diff”两个子类。不过嘉立创EDA专业版目前对嵌套的支持比较基础，我一般建议扁平化管理，类不要建太多，5到8个就够了。

常见的网络类划分方案：

• Power：所有电源网络，线宽设大
• GND：地网络，通常铺铜处理，但过孔规则要单独设
• Diff：差分对网络，需要等长和阻抗控制
• Clock：时钟信号，间距要加大
• Analog：模拟信号，远离数字干扰
• Default：普通数字信号，用默认规则

创建完网络类之后，记得在规则设置里针对每个类单独配置参数。嘉立创EDA专业版的规则设置界面在“设计规则”对话框里，左侧是规则类型列表，右侧是具体参数。

2.3 规则设置的正确顺序

我总结了一个设置顺序，按这个流程走基本不会漏：

1. 先设物理规则：线宽、间距、过孔尺寸
2. 再设电气规则：差分对、等长组、阻抗
3. 然后设制造规则：最小线宽、最小间距、最小孔径
4. 最后设DRC检查项：勾选需要检查的项目

为什么是这个顺序？因为物理规则是基础，电气规则依赖物理规则，制造规则是底线约束，DRC是最终验证。如果你先设DRC再设规则，会发现DRC报了一堆错但不知道怎么改。

提示：嘉立创EDA专业版允许你把规则导出为模板文件，下次新项目直接导入，省去重复设置的时间。这个功能在“设计规则”对话框的右上角，导出格式是.json。

3. 电源网络规则：线宽不是拍脑袋定的

3.1 线宽计算的实用公式

电源线宽怎么定？很多人凭感觉，觉得“粗一点总没错”。但粗有粗的代价：占用布线空间、增加寄生电容、影响阻抗。所以线宽要算，不能拍。

工程上常用的经验公式是：1A电流对应1mm线宽（1oz铜厚，温升10°C）。这个公式在大多数消费电子场景下够用了。但如果你要精确计算，可以用IPC-2221的标准公式：

I = k * ΔT^0.44 * A^0.725

其中I是电流（A），ΔT是温升（°C），A是截面积（mil²），k是常数（外层k=0.048，内层k=0.024）。

举个实际例子：假设你有一条3.3V的电源线，最大电流2A，允许温升10°C，外层走线。代入公式反推，需要的截面积大约是：

A = (I / (k * ΔT^0.44))^(1/0.725) A = (2 / (0.048 * 10^0.44))^(1/0.725) A ≈ 78 mil²

1oz铜厚是1.37mil，所以线宽 = 78 / 1.37 ≈ 57mil ≈ 1.45mm。

这个计算看起来复杂，但嘉立创EDA专业版内置了线宽计算器，在“工具”菜单下。你输入电流、温升、铜厚，它直接给你推荐线宽。我一般会在这个基础上留20%余量。

3.2 电源类规则的配置实操

在嘉立创EDA专业版里配置电源类规则，步骤如下：

1. 打开“设计规则”对话框
2. 在左侧选择“线宽”规则
3. 新建一条规则，作用对象选择你建好的“Power”网络类
4. 设置最小线宽、推荐线宽、最大线宽

我的常用配置：

这里有个坑：过孔数量不够会导致局部过热。我见过一个案例，电源线走了2mm宽，但只打了一个0.3mm孔径的过孔，结果过孔处温升比走线高30°C。正确的做法是：过孔的载流能力要匹配走线。一个0.3mm孔径的过孔大约能过1A电流，如果你走线是3A，至少打3个过孔。

3.3 星型接地与电源分割的规则配合

热词里有人搜“嘉立创eda如何布线星型接地”，这说明很多人对地处理有困惑。星型接地的核心思想是：每个模块的地电流回流路径独立，最后汇聚到一个点，避免地电流互相干扰。

在嘉立创EDA专业版里实现星型接地，规则设置上要注意：

• 地网络不要设太宽的线宽规则，因为地通常靠铺铜
• 但要设过孔规则：地过孔要密集，特别是芯片下方
• 如果用分割地，要设间距规则：不同地之间保持足够间距

我的做法是：数字地和模拟地分开铺铜，在ADC芯片下方用0欧姆电阻或磁珠连接。规则上，给GND_D和GND_A分别建网络类，间距规则设0.5mm以上，防止意外短路。

注意：嘉立创EDA专业版的铺铜管理器可以设置铺铜与不同网络的间距，这个间距要跟你的间距规则一致，否则DRC会报错。

4. 差分对规则：等长、间距、阻抗一个都不能少

4.1 差分对为什么需要专门的规则

差分信号靠两条线的电压差传信息，外部干扰会同时耦合到两条线上，接收端做减法就把干扰消掉了。但这个机制有个前提：两条线受到的干扰必须尽可能一致。如果一条线长一条线短，或者间距忽大忽小，干扰就不对称，共模抑制比就崩了。

所以差分对规则的核心就三件事：

1. 等长：两条线长度差控制在允许范围内
2. 等间距：全程保持恒定间距
3. 阻抗匹配：差分阻抗符合协议要求

USB 2.0的差分阻抗是90Ω±10%，HDMI是100Ω±10%，PCIe是85Ω±10%。这些数字不是随便定的，是协议规定的，你不匹配就会导致信号反射、眼图闭合。

4.2 在嘉立创EDA专业版里创建差分对

嘉立创EDA专业版创建差分对的入口在“设计”菜单下的“差分对管理器”。操作步骤：

1. 点击“新建差分对”
2. 输入差分对名称，比如“USB_DM”和“USB_DP”
3. 选择对应的两个网络
4. 设置规则参数

关键参数说明：

线宽和间距怎么定？这取决于你的叠层结构。嘉立创EDA专业版有阻抗计算器，你输入叠层参数（介质厚度、介电常数、铜厚），它帮你算线宽间距。我常用的4层板叠层（JLC04161H-3313）下，USB差分对线宽0.2mm、间距0.15mm，差分阻抗大约90Ω。

4.3 差分对布线的实操技巧

设好规则只是第一步，布线的时候还有几个坑：

第一，差分对要一起走。嘉立创EDA专业版支持差分对交互式布线，你拉一条线，另一条会自动跟随。但如果你手动分开走，等长和等间距就很难保证。

第二，拐弯要对称。差分对拐弯时，两条线要同时拐，不能一条先拐一条后拐。嘉立创EDA专业版的差分对布线器会自动处理这个，但如果你手动调整，要注意保持对称。

第三，过孔要成对打。如果差分对需要换层，两个过孔要尽量靠近，且周围要加地过孔提供回流路径。我一般会在差分过孔旁边0.5mm处打两个地过孔。

第四，长度补偿要放在末端。如果两条线长度差超标，需要在短的那条线上做蛇形补偿。补偿位置尽量靠近接收端，不要在中间随便找个地方绕。

提示：嘉立创EDA专业版的“等长组”功能可以同时管理多组差分对的等长要求。比如DDR的数据线，你可以建一个等长组，设好目标长度和容差，软件会实时显示每条线的长度偏差。

5. 间距规则与制造底线：别让板厂给你打电话

5.1 间距规则的分层设置

间距规则不是一刀切的。不同网络之间、不同电压之间，需要的间距不一样。嘉立创EDA专业版允许你按网络类设置间距矩阵。

我的常用间距配置：

这里要特别说高压间距。如果你做的是220V交流输入的板子，爬电距离和电气间隙有安规要求。一般220V场合，爬电距离至少3mm，电气间隙至少1.5mm。这个不是闹着玩的，间距不够可能导致打火甚至起火。

5.2 嘉立创标准工艺能力对照

嘉立创的工艺能力是公开的，我整理了几个关键参数：

你的设计规则不能比这个更激进，否则板厂做不出来或者良率极低。我一般会把最小线宽设0.15mm，最小间距设0.15mm，留一点余量给工艺波动。

5.3 区域规则的妙用

嘉立创EDA专业版支持区域规则，你可以在板子上画一个区域，对这个区域内的对象应用特殊规则。这个功能在BGA封装下特别有用。

BGA的焊盘间距通常很小，比如0.8mm间距的BGA，焊盘之间只能走一条线，线宽和间距都要压缩。如果你全局设0.2mm间距，BGA区域根本走不进去。这时候就可以在BGA区域画一个区域规则，把间距放宽到0.1mm，线宽设0.1mm。

操作步骤：

1. 在“设计规则”里选择“区域规则”
2. 在PCB上画出区域范围
3. 设置该区域内的线宽、间距、过孔参数
4. 区域规则的优先级自动高于全局规则

注意：区域规则不要滥用，只在必要的地方用。区域太多会导致规则管理混乱，后期改板容易漏。

6. DRC报错排查：从几百个错误到零的实战路径

6.1 DRC报错的分类与优先级

跑完DRC之后，嘉立创EDA专业版会在底部面板列出所有违规项。面对几百个错误，新手容易慌。我的做法是先分类，再按优先级处理。

DRC错误通常分这几类：

热词里有人搜“drc rtstat-6 partial route conflicts”，这个报错的意思是“部分布线冲突”，通常是因为你走线走到一半停了，或者网络连接不完整。解决办法是找到报错的网络，把未完成的走线补完。

6.2 间距违规的排查链路

间距违规是最常见的DRC错误。排查思路：

第一步，定位。在DRC面板双击错误项，软件会自动缩放到违规位置。

第二步，判断是真违规还是规则太严。有时候是你规则设得太激进，比如全局间距设了0.3mm，但芯片引脚间距只有0.5mm，焊盘之间根本走不了线。这时候要放宽规则或者用区域规则。

第三步，修复。如果是真违规，调整走线位置或改线宽。嘉立创EDA专业版支持“推挤布线”，你移动一条线，旁边的线会自动让开。

第四步，重新跑DRC。修完一批再跑一次，不要修一个跑一次，效率太低。

6.3 未布线网络的快速定位

“未布线网络”这个错误在复杂板子上很常见，特别是多层板。嘉立创EDA专业版有个“飞线显示”功能，把所有未布线的连接用飞线显示出来。你可以按网络逐个检查。

我的技巧是：用网络高亮功能。在“网络”面板里选中一个网络，软件会高亮显示这个网络的所有走线和焊盘。你一眼就能看出哪里断了。

还有一种情况是“部分布线冲突”，就是网络连了一部分但没连完。这种错误DRC会报“partial route”，你需要找到断点补线。

6.4 DRC通过后的最后检查

DRC零错误不代表板子没问题。我还会做这几项检查：

• 3D预览：看元件有没有干涉，连接器方向对不对
• 丝印检查：位号有没有被遮挡，极性标记清不清楚
• 拼板检查：如果拼板了，V-CUT或邮票孔位置对不对
• 工艺边检查：有没有留足够的工艺边给贴片机

这些检查做完，基本就可以导出Gerber发板了。

7. 从规则到习惯：几个让我少加班的原则

规则设得再好，如果布线习惯不好，照样出问题。我分享几个自己总结的原则。

原则一：先设规则再布线。这个说了很多遍，但真的最重要。我现在的流程是：原理图导入PCB之后，第一件事就是打开设计规则，把网络类建好，参数设好，然后再开始布局布线。

原则二：电源线优先走。布局完成后，先把电源网络走完，因为电源线最粗，占空间最大。电源走好了，剩下的信号线空间就清楚了。

原则三：差分对和时钟线优先于普通信号。这两类线对长度和间距敏感，先走它们，普通信号最后走，可以灵活绕。

原则四：每走完一个模块就跑一次DRC。不要等全部走完再跑，那时候错误太多，改起来头疼。走完一个模块跑一次，错误少，修复快。

原则五：规则文件版本管理。嘉立创EDA专业版支持导出规则文件，我每个项目都会把规则文件存到项目文件夹里，改板的时候直接导入，不用重新设。

最后说一个我踩过的坑：有一次我做一个六层板，规则设好了，布线也走完了，DRC也过了。结果板子回来发现有一个电源网络没连上，原因是那个网络在原理图里被误标成了“不连接”。所以DRC通过之后，一定要再对照原理图检查一遍网络连接性。这个教训让我养成了“DRC+原理图对照”的双重检查习惯。

嘉立创EDA专业版的设计规则系统功能很全，但工具再好，核心还是使用的人。把规则设对，把习惯养好，PCB设计这件事就会越来越顺。