企业官网建设流程全解析

1. 开关电源EMC测试不过，大多数问题出在源头设计

接手过不少开关电源的EMC整改，我发现一个很普遍的现场：测试仪器一报超标，大家的第一反应就是给输入加滤波器、给输出换Y电容、在线缆上套磁环。改完一轮再去测，传导干扰可能降了一点，但辐射频段纹丝不动，甚至某些频点还变差了。折腾了七八个版本，最后回头一看，问题根本不在滤波网络，而在最初没人在意的PCB布局和变压器工艺上。

这个现象其实不奇怪。开关电源产生EMC干扰的根源，是功率器件在极短时间内的开关动作。MOS管和整流二极管从导通到关断往往只有几十纳秒，这个过程中电压和电流的变化率（dv/dt、di/dt）非常恐怖。以反激式开关电源为例，开关节点上的电压摆动幅度是几百伏，上升沿时间可以短到30纳秒以内，这相当于一个频率极高的宽带噪声源。而滤波器件只负责在传导路径上阻拦噪声，它并没有消除噪声的产生。如果源头没有被控制好，后级加再多器件也只是在给整个系统打补丁，补丁打多了，还把环路和中点电位弄得更乱。

所以我一直坚持一条原则：EMC设计是"源头治理优先"，源头排第一的就是PCB布局，排第二的就是变压器工艺。这两样东西在原理图上看不见问题，但在实际测试中，它们决定了干扰信号以什么样的路径流转、以多大的面积辐射、以多高的效率耦合到线缆上去。

为了理解这一点，得建立一个开关电源的EMC物理模型。整个电源系统可以抽象成三个能量源：第一个是开关节点的高dv/dt，它通过PCB走线的寄生电感和散热片的寄生电容向周围空间辐射能量，是辐射超标的主犯；第二个是功率回路里的高频di/dt，尤其是MOS管导通瞬间对输入电容的充电电流和输出二极管换流时的反向恢复电流，这些大电流突变在高阻抗的地线上会产生压降，压降再驱动寄生电容形成共模电流；第三个是变压器原副边之间的分布电容，初级的高压脉冲通过绕组间电容直接耦合到次级侧，让原本干净的输出端也带上高频骚扰。

这三个能量源全部直接指向PCB和变压器。想通这一点之后，再去分析EMC问题，思路就清晰了：不要上来就想着加大滤波器，先看PCB的环路面积是不是被人忽略了，再看变压器的屏蔽和绕制工艺是不是被省了。往往这两个地方的问题解决了，滤波器件反而可以撤掉好几个，测试数据还会更好看。

2. PCB布局布线才是EMC的第一道防线

很多工程师画板子的时候，优先考虑的是功能能不能跑通、器件能不能放下、走线能不能连上，EMC放在最后才想。结果就是板子跳完了，功能一切正常，一送EMC实验室就露馅。其实PCB从上电那一刻起，就是电磁兼容的第一战场，布局的好坏决定了30%以上的裕量。

2.1 整流后310V的间距要求，不只是安规问题

热搜词里有一条"开关电源整流后310v间距要求"，恰好击中了很多人的知识盲区。桥堆整流之后母线电压是310V左右，这时候L/N线之间、整流桥正负极之间、以及它们与次级侧之间的间距，很多人认为只要满足安规的爬电距离就万事大吉。但安规距离解决的是"能不能打耐压"的问题，EMC距离解决的是"高频干扰会不会通过电场耦合过去"的问题。

我实测过一个很典型的例子：两块布局几乎相同的反激电源板，A板的初次级安全间距做到了6mm，B板压着安规下限只做了3mm。在辐射测试中，B板在60MHz~80MHz的包络整体高出A板6~8dB。原因很简单，初级的高压脉冲通过空间电场直接耦合到次级的输出走线和反馈走线，次级走线又把噪声带到了输出线缆上，线缆就是天线。所以我的建议是，在PCB空间允许的情况下，初次级之间至少留到5mm以上，反馈绕组的走线和次级地的走线尽量避免平行靠近，如果交叉不可避免，就垂直交叉不要在平面上长距离并排。

另一个容易忽略的间距是"大电流开关回路"和"敏感采样回路"之间的间距。310V母线走线和芯片的VCC供电走线、反馈采样走线如果靠得太近，母线上的高频纹波会通过寄生电容和互感直接注入控制芯片，轻则让开关波形产生抖动，重则引发误动作，这在空载纹波测试和辐射发射中都相当致命。

2.2 高频功率环路面积，是最容易被忽视的辐射源

PCB布局对EMC影响最大的不是某一条具体的线，而是"高频电流经过的闭合环路面积"。物理上有一个很直接的关系：环路面积越大，相当于一个更大的磁偶极子天线，在远场产生的辐射强度与环路面积成正比，与频率的平方成正比。所以反激电源里，最关键的三个高频环路必须小面积处理。

第一个环路是MOS管导通时的电流环路：输入滤波电容正极 → 变压器初级 → MOS管D极 → S极 → 采样电阻 → 回到输入电容负极。这个环路里流经的是整个电源最大的脉冲电流，它的回路面一定要紧贴输入大电容的引脚布设，MOS管的源极和采样电阻要用宽铜皮直接连回电容负极，不要绕路，更不要穿过地层。

第二个环路是MOS管关断后的续流和钳位环路：变压器漏感能量通过RCD吸收网络泄放的回路。这个环路的di/dt极高，而且伴随高频振铃，如果环路面积大，振铃能量就会直接辐射出去，表现就是30MHz~100MHz的包络整体抬高。RCD的吸收二极管要紧贴变压器初级绕组引脚，钳位电容负极直接回输入电容负极，同样走短而宽的路径。

第三个环路是次级整流二极管的换流回路：次级绕组 → 整流二极管 → 滤波电容正极 → 滤波电容负极 → 回到次级绕组。这个回路一样要以输出滤波电容为中心来组织布局，二极管要贴着变压器次级引脚，回路上不要中途打过孔换层，保持顶层单面走通。

你可以在画板前用笔在原理图上把这三个环路圈出来，然后在PCB上用高亮的铜皮标识出它们的实际路径。什么时候你把这三个环路的面积压到最小了，EMC问题就已经解决了一半。实际动手时，我习惯先在布局阶段就把这三个环路的器件摆成一条紧凑的链，而不是把二极管放在板子这一头、电容放在那一头，等布线时再尝试绕回来。

2.3 冷热地分割与单点连接，不是玄学而是控制回路

反激电源的PCB地通常分成"热地"（初级侧）和"冷地"（次级侧），中间通过Y电容跨接。这个分割本身就是EMC设计的一部分。初级侧的大电流脉冲在地线上会产生很高的di/dt压降，如果这个压降被引入次级侧的输出地，输出端的高频噪声会非常脏。所以两边的地必须以变压器的初次级为界，各自担任独立的地平面，只在需要跨接的位置通过Y电容连接那个特定的频点。

实际画板时，热地上的功率地、芯片地、信号地要分开走，然后在MOS管的源极采样电阻处单点汇合，再单独引线回到输入大电容的负极。这样功率回路的大电流不会流经芯片控制地，控制芯片的参考电压才稳定。次级侧同理，输出电容的负极是次级地的中心，输出采样电阻、光耦的次级引脚、Y电容都从这个单点取参考。

Y电容的摆放位置和引脚路径是很多人掉坑的地方。我见过不少板子，Y电容虽然是跨接在冷热地之间的位置，但引线绕了半块板子才接上，结果高频共模电流在引线电感上产生额外压降，反而加剧了辐射发射。Y电容应该直接放在变压器原副边绕组中间的那个位置，用宽短的铜皮分别连着初级的"静地"（输入大电容负极）和次级的"静地"（输出电容负极），保证跨接的寄生电感尽量小。

2.4 双层板与四层板的选择，钱不是唯一标准

不少项目为了省成本坚持用双层板，这本身没问题，关键是得知道双层板的EMC上限在哪里。双层板没有完整的地平面，高频回路只能依靠地线的走线路径来形成，稍不注意环路面积就大了。如果你的产品需要过严格的辐射发射标准、或者系统里还有其他敏感的无线模块，我的建议是直接上四层板，让中间层做一个完整的地平面，这样所有顶层和底层的信号走线都能获得最近的回流路径，环路面积天然被压到最小。

四层板的层叠我推荐"信号-地-电源-信号"的排列，不要用"信号-电源-地-信号"的那种层叠，因为靠近顶层的地平面才是顶层高频电流最理想的回流层。另外四层板上层的"地"要保持完整，不要在MOS管下方大范围挖空铜皮。有些工程师听说挖空铜皮可以减少寄生电容、抑制MOS散热片的耦合，就一刀全挖。其实MOS管的漏极铜皮本来是散热通道，过度挖空会造成铜皮载流和散热能力不足，而且漏极电场直接暴露，辐射并不一定降低。正确的做法是在这个区域铺设"浮地"铜皮，再通过高阻或者小电容连接到热地，既屏蔽了电场，又不给高频电流提供额外通路。

3. 变压器：被低估的EMC核心源头

如果说PCB布局解决的是"干扰以什么路径传递"，那么变压器解决的就是"干扰从源头产生时有多强"。很多人对变压器的认识停留在匝比和电感量上，但EMC视角下，变压器就是一个带有大量寄生参数的复杂元件。漏感、层间电容、绕组间电容，每一个参数都在干扰频谱上留下印记。

3.1 从等效电路看变压器的寄生参数

一个理想的变压器，初次级之间只有磁耦合。实际的变压器，初级和次级之间还存在一个分布电容Cp。这个电容在高频下的容抗非常可观，频率越高，容抗越小。初级开关节点上一个几百伏的方波脉冲，通过这个几皮法到几十皮法的寄生电容，就能在次级绕组上感应出可观的高频共模电流。这正是反激电源的共模干扰比正激电源更难处理的原因之一：反激变压器存能期间，初级绕组上的电压摆幅是"整个输入电压加上反射电压"，因为这个摆动的电压节点和次级输出端之间存在强烈的电场耦合，共模噪声几乎是无法避免的。

漏感则是另一个麻烦。变压器初级漏感储存的能量在MOS管关断瞬间无处释放，通过RCD吸收回路放电时会产生高频衰减振荡，振荡频率常常落在30MHz~100MHz这个经典辐射超标区间。所以变压器的绕制工艺直接决定了漏感大小，也就决定了吸收回路的耗散能力和辐射强度。

做EMC仿真时，很多人用LTspice里的理想变压器模型跑电路功能，那没有问题。但要分析EMC，就得在模型里手动加上这些寄生参数：初级侧并联一个Cw（绕组自身分布电容）、初次级之间加一个耦合电容Cp、串联一个漏感Lk。给模型配上这几个参数，再看开关节点的振铃波形，仿真结果才和实测有可比性。我习惯用LCR表实际测一下变压器的初、次级间电容，再把数值填进模型去仿真共模电流路径，这样可以快速判断"共模电流走了哪条路、Y电容要不要换位置"。

3.2 层间屏蔽绕组，到底怎么绕才有效

针对初次级之间的电场耦合，业内最有效的手段就是加屏蔽绕组。但屏蔽绕组不是简单地在初次级之间绕一层漆包线或者包一层铜箔就行，它的"接法"决定了屏蔽效果的天壤之别。

屏蔽绕组的等效模型是：一层导体夹在初级和次级之间，导体通过一根引线接到初级的热地（输入电容负极）。这一层导体把初级电场的大部分强制收拢到屏蔽层上，再通过热地回灌到源端，共模电流就不容易继续耦合到次级侧去。关键点有两个：一是屏蔽层的引线必须很短、很粗，直接接到输入电容负极，如果引线长了，屏蔽层本身就变成一个寄生天线；二是屏蔽层不能悬空，悬空的屏蔽层不仅没有屏蔽作用，反而会因为它和初次级之间的电容分压而成为噪声的中转站。

绕线方向也有讲究。初级和次级绕组如果从同一方向开始绕，绕组间的电位差会叠加，等效电容上的电压应力大，共模电流随着电压应力变大。更优的做法是让次级绕组对称绕制或者采用"Z型绕法"来抵消部分电场分量。批量生产中，很多人不关注骨架的正反绕向，结果同样的匝数和线径，换了一个绕线方向，EMC测试数据差了5dB以上，这在变压器样品确认时是非常需要盯住的点。

3.3 变压器规格书必须写清楚的绕制细节

向变压器厂下单时，很多工程师只写"初级多少匝、次级多少匝、电感量多少、线径多少"，漏了相当多的EMC关键参数。以下这些内容，我建议在变压器规格书里专门用一节写明：

• 初级绕组的起始引脚和绕线方向，以及每一层是否采用Z型绕法；
• 屏蔽绕组的位置（初级和次级之间）和圈数、线径、引线引脚定义；
• 屏蔽绕组的接地点（明确接到哪一颗引脚，PCB端对应热地网）；
• 初次级绕组之间绝缘胶带的层数和厚度；
• 初次级分布电容的控制目标（例如要求Cp小于5pF，作为来料抽检指标）；
• 漏感的实测上限（比如初级漏感小于初级电感的3%），并要求来料报告中包含该数据。

有些工程师觉得这些要求写得细会提高供应商的成本，但实际上对供应商来说这就是固定的工艺规范。真正做变压器的厂家不介意工艺要求详细，他们介意的是"你不说清楚，我按经验做了，测试不过又怪我"。把参数写死，来料一致性和产品质量都会明显提升，EMC测试的批次一致性也会好很多。

3.4 变压器设计要留好可选封装的余地

工程上有一个很实用的习惯：PCB在做封装时，除了主用的变压器，预留一个兼容的第二种封装焊盘。最常见的是在PCB上预留四根线，既兼容EE型小骨架直插，也兼容平台变压器卧式结构。这样当第一批样机EMC测试下来如果发现变压器屏蔽效果不理想，就可以在不改动PCB的情况下直接换一颗不同绕制工艺的变压器做对照实验。

我在做多款适配器时都靠这个预留方案省了大把时间。第一次打样时用没有屏蔽绕组的标准变压器，测完确认超标频段，再换上一颗带屏蔽绕组的兼容封装变压器，只改了变压器本体，其他元器件位置纹丝不动，就能直接比较"屏蔽绕组对某个频段的具体改善量"。如果一开始就把变压器封装焊死只允许一种型号，排查矩阵的对照组就少了一条重要分支。

4. 共模电流的去向，理解EMC中的隐形回路

EMC测试里衰减干扰，本质上就是切断"干扰的回路"。很多工程师对差模干扰理解得比共模清楚，因为差模干扰还能通过电流探头看出来，共模干扰看不见摸不着，特别容易让人手足无措。热搜词里"emc共模电流最终回到哪里了"这个问题，问的其实就是共模干扰的完整回路。

4.1 共模电流的完整路径

共模电流的定义是：两根电源线上同时向同一方向流动的高频电流，它通过火线和零线一起流出去，再通过地线回来。但这里的"通过地线回来"只对低频段成立。在高频段（30MHz以上），共模电流更多是沿着寄生电容和分布参数的路径返回的。

具体到开关电源内部，共模电流的起点是MOS管的漏极（开关节点），这个节点上存在几百伏的高频方波。它通过MOS管散热片对地（例如对机壳、对参考地平面）的寄生电容向外部流出，或者通过变压器初次级间寄生电容流到次级，再通过输出线缆流向外部负载和环境地。最终它还要回到源头，回程路径通常是沿着设备外壳、信号地、以及测试平台上的接地平面构成的大环路。如果这个回路上的阻抗小，共模电流就小，辐射就低；如果回路很曲折、路径上遇到高阻抗节点，电流就转化为电场辐射。

这就解释了为什么Y电容经常被安排在"初级的静地点"和"次级的静地点"之间。它的作用就是给高频共模电流提供一个低阻抗的回程路径，让电流在电源内部就完成返回，而不是跑到线缆上去辐射。所以Y电容从来不是"有没有用"的问题，而是"放在哪、怎么接、引线短不短"的问题。

4.2 PCB地与金属壳体之间加大电容，到底有没有用

热搜里有一条很尖锐的问题："pcb 地与金属壳体之间加一个大电容到底有没有用?"。我的答案是：有用，但你要知道它在什么条件下有用，以及它的负面作用是什么。

金属壳体如果连接到大地（比如三插设备），那么在PCB热地和壳体之间加一个大电容（比如几nF），确实能给共模电流提供一个低阻抗的泄放路径，把流入Y电容的高频电流旁路到壳体上，从而减少流经输出线缆的共模电流。这在实验室测试台上常常能看到立竿见影的改善效果。

但这里藏着一个大坑：如果你加的是一个普通电容，电容引线的寄生电感在高频段会让它变得无效，甚至串联谐振放大某些频率。所以这类电容必须是专用的高压Y电容，引线还要极短。另一个问题是，壳体如果本身不接地，或者产品是二类设备（没有保护地），那么这个大电容反而会把PCB上的噪声电流直接耦合到壳体上，壳体就变成一个巨大的辐射天线，测试结果只会更差。还有一层隐患是安全：PCB地和机壳之间的电容如果耐压不够，故障情况下可能击穿，这涉及电击防护要求。所以这类处理必须结合具体的设备类型和标准要求来判断，不能机械照搬网上流传的"技巧"。

更稳妥的做法是：先搞清楚设备的接地策略。如果是金属外壳且接了保护地，Y电容和地壳电容的设计目标是让壳体成为"噪声的蓄水池"，确保蓄水池的电位稳定，不要晃动；如果是塑料外壳，共模电流没有近路径可走，就只能通过控制和降低干扰源的强度来解决了，加电容的套路完全派不上用场。所以每当我看到有人不分场景就向别人推荐"在PCB地和壳体之间加电容"，我都想补一句：先确认你的机器到底是不是金属壳的、信号地到底接不接大地。

4.3 共模电流在变压器两侧的转移与截断

变压器初次级之间的分布电容是共模电流从初级跨越到次级的重要通道。按前面的分析，共模电流从初级开关节点出发，希望走向次级侧，进入输出线缆。如果我们能把这个转移通道堵住或者让转移过去的电流在次级侧尽快回流，干扰强度就会大幅下降。

除了在变压器内部加屏蔽绕组之外，PCB上还有一个截断共模电流的技巧：在次级输出端和初级热地之间加一个高频特性的Y电容，这个电容把越过变压器的共模电流就近引回初级侧，整个回程路径被缩短到电源内部。Y电容的值不能乱选，通常在220pF到2.2nF之间，具体值要通过实测扫描来决定。容量太小，高频阻抗太大，泄放效果差；容量太大，低频段漏电流超限，做医疗器械或者对漏电流有严格要求的产品就过不了。这也是EMC整改中最需要耐心的一项：每个频段的最佳容量都不同，经常要准备几个值逐个试。

5. 一次反激电源EMC整改的完整复盘

理论说再多，不如跟着一个案例完整走一遍。我这几年处理过的最典型的案例，是一款输出12V/3A的反激式开关电源适配器，两芯输入塑料外壳，第一次做辐射发射测试，在40MHz到100MHz频段超标4到6dB。这个案例几乎涵盖了前面说到的所有问题，直接复现一遍排查链路。

5.1 辐射超标表现与初步判断

测试数据显示超标频段集中在40MHz~100MHz，没有明显的单根尖峰，而是一整段包络抬高。这种"宽带隆起"的特征，基本可以排除单一谐振点的问题，大概率是宽带噪声源直接辐射或者共模电流驱动了线缆。我们先用近场探头（H场探头）在开盖状态下扫描PCB表面，重点扫MOS管、变压器、次级整流二极管这三个区域，观察探头频谱在哪个位置、哪个元件附近出现明显的能量抬升。

近场扫描结果非常直观：MOS管漏极走线周围和变压器外壳周围的40MHz~100MHz能量最高，二极管附近也有脉冲但能量低一些。这说明辐射源集中在初级开关环路和变压器上，次级整流不是主犯。继续用电流探头卡住输出线缆，看到线缆上确实流过明显的共模电流，频率特征和近场探头看到的包络对应。到这里，基本可以确诊：是初级侧的高频噪声通过变压器分布电容耦合到次级，再经输出线缆辐射出去，同时一部分能量直接由初级PCB环路辐射。

5.2 逐项检查PCB与变压器的设计缺陷

排查的第一步是看PCB的功率环路。量了一下MOS管漏极到变压器初级引脚的距离，有18mm，中间还过了一个过孔。开关节点这段走线本身就是一根发射天线，而且过孔切换层会引入额外的寄生电感，让振铃幅度更大。输入电容负极到MOS管源极的回路走线绕了大半个板边，环路面积目测超过400平方毫米。这个数值对于40MHz以上的辐射来说，已经足够贡献好几个dB的超标量。

第二步是看变压器。拆开变压器看绕线结构，发现初次级之间居然没有屏蔽绕组，只有两层绝缘胶带。用电桥量初次级之间的分布电容，实测超过25pF。这个值非常大，正常设计希望控制在8pF以下，25pF意味着初级几百伏的开关方波要耦合很大的电流到次级侧，而次级侧又没有任何就近的回流通道，噪声顺着输出线就出去了。

第三步是看Y电容。PCB上Y电容的位置离变压器比较远，引线要穿过三个过孔才接到热地和冷地，引线有效长度超过10mm。这个寄生电感在40MHz~100MHz频段的感抗相当可观，也就是说Y电容实际上没起到应有的旁路作用。

5.3 针对PCB与变压器的分步整改动作

诊断完成之后，一共做了四个改动，每次只改一项并且重新测试，这样能明确每一项的实际贡献。

第一个改动是变压器重新打样。加了一层屏蔽绕组，绕在初级和次级之间，宽度覆盖骨架窗口的三分之二，引线直接接到初级侧的静地引脚。同时调整了初级绕组的绕线方向，让绕组的起始端靠近MOS漏极的那一侧，用初级绕组的"冷端"来包住电场较强的一端。重新打样后实测初次级分布电容降到了6.8pF，这一个改动就让40MHz~100MHz包络下降了大约2~3dB。

第二个改动是PCB布局调整。重新画了一版PCB，把MOS管和变压器搬到互相紧邻的位置，开关节点走线缩短到5mm以内，不再打过孔。输入电容负极到MOS管源极的回路路径直接走顶层铜皮，环路面压缩到约60平方毫米。同时对次级二极管做了同样的紧凑化处理。这个改完再用近场探头扫描，开关节点附近的能量低了非常多，辐射数据又降了2dB左右。

第三个改动是Y电容位置调整。新版PCB把Y电容直接放在变压器原副边中轴线的旁边，铜皮引线控制在3mm以内，跨接热地和冷地的路径尽量短。选型由原来的1nF调整为两个470pF并联，物理体积更小，高频性能更好。这一项在高频段继续降了1~2dB。

第四个改动是RCD吸收参数的微调。检查吸收二极管的反向恢复时间和钳位电容的材质，原来的电容用的是普通电解加薄膜组合，高频损耗高，振铃衰减慢。改成低感薄膜电容并串一个小磁珠之后，开关节点上的高频振铃幅度明显收敛，尖峰频段的能量也压下去了。

四个改动做完，测试结果最终在40MHz~100MHz频段留出了大约5dB的裕量，传导发射也一并改善，同事笑称这下可以"安静地出厂"了。这个案例最值得参考的地方不在具体数据，而在于"每改一样就重新测一次"的工作方法。工程整改最忌讳的是一次同时改很多变量，改完发现好了，但根本说不清楚是哪一个变量起的作用，一旦换了物料或者换了批次，问题立马反弹。

5.4 整改后最容易反弹的三个细节

这个案例虽然通过了测试，但后续量产时还有三个细节容易反弹，提前打预防针很有必要。

批次一致性是第一个重点。变压器厂同一个料号不同批次，屏蔽绕组的绕线松紧程度、胶带层数稍有差异，分布电容可能从6pF漂到10pF甚至更多。我建议把"初次级分布电容"写进来料抽检项目，用小电桥量，抽检比例不用高，每批抽三五个就够，一旦发现偏大立即暂停上线并反馈供应商。

第二个是Y电容的来料替代问题。很多公司物料系统里同一个容值允许多个品牌，但不同品牌Y电容的谐振频率和引线结构差别很大，换料之后EMC数据就变了。如果有条件，在关键EMC路径上的电容都做"定牌定容"的管控，替代必须走验证流程，不能只查容值一样就放行。

第三个是PCB改版后叠层变动。同一块板的四层板，如果某次改版把"信号-地-电源-信号"层叠调整成"信号-电源-地-信号"，回流路径变了，EMC余量可能直接少掉2~3dB。每次改版时，我都要求把层叠结构、关键路径的铜皮宽度、过孔数量如实记录在改版说明里，评审时重点检查是否动了跟EMC相关的物理参数。

6. 画板之前先做好这些规划和预留

把EMC问题前置到设计阶段，比事后整改省太多时间。以下这些习惯是我多年做开关电源积累下来的，几乎每个项目都在用。

6.1 原理图阶段就标出Power Loop

我刚学会PCB设计的时候，习惯直接在原理图画完就导入PCB开始摆件。后来发现，想要在PCB阶段做EMC优化，必须回到原理图把"高频功率环路"在图纸上先圈出来，比如用不同颜色的框标注MOS管导通回路、RCD吸收回路、次级换流回路，然后PCB布局时先摆这些框内的器件，再摆其他的。

原理图阶段还有一个动作容易被忽略：检查MOS管栅极驱动回路的Loop。驱动芯片的输出引脚到MOS管栅极，再到源极的回路，如果这个环路面积大，栅极驱动波形就会产生振铃，振铃直接叠加在开关节点的高频振荡上，使辐射能量更高。这个环路应该由驱动芯片的输出脚和地脚紧邻MOS管的G和S引脚来压缩，驱动电阻靠近MOS管栅极放置，回路距离控制在5mm以内。

6.2 变压器的EMC验证一定要提前做

不要等到整机装配完才去测EMC。变压器样品回来之后，我建议在裸板测试阶段就用示波器看开关节点波形，观察振铃频率和幅度，同时用近场探头扫变压器和MOS管区域，找出新增的高频能量点。如果在这个阶段就看到明显的异常，马上让变压器厂调整绕制参数，成本最低、周期最短。等到整机装配好再发现，改一版变压器要一个星期，改一次PCB又是几天，整个项目的排期就可能崩溃。

裸板阶段还可以顺手验证一下RCD吸收和次级RC吸收的参数是否合理。用示波器探头（注意用高压差分探头或者隔离探头）看MOS管VDS波形，关注关断瞬间的尖峰电压和之后的衰减振荡，吸收参数合适的时候振荡在一个周期内就能明显衰减，而不是拖三四个周期。

6.3 给整改留好"手可伸进去"的位置

即便是经验充足的老手，也很难保证一次设计就完美通过EMC测试，所以PCB上要预留整改空间。最实用的做法是：在初级和次级的Y电容位置预留两到三个焊盘位，尺寸兼容不同容值；在RCD吸收回路上预留电容电阻的并联空位；如果有必要，在输入差模电感位置预留第二级共模电感的焊盘位，外径和引脚间距做成兼容封装。

这些预留位置在正常生产时用0欧电阻或者不焊元件代替，不会增加物料成本，但整改时可以快速做A/B测试。我见过很多次，就是靠一个预留的Y电容焊盘，在实验室里用镊子夹着不同的电容逐个试，十分钟就找到了最佳容值。没有预留位置的话，得飞线、拆件、打磨铜皮，既慢又容易弄坏板子。

6.4 仿真做得再漂亮，也要回到实测去校准

现在用LTspice这类工具做开关电源的电路仿真已经很普遍，我自己也常在仿真里评估变压器模型、吸收回路参数和开关波形。但EMC仿真和功能仿真不一样，功能仿真需要的参数是理想化的"设计值"，而EMC仿真依赖的全是"寄生值"——漏感多大、分布电容多大、地平面回流阻抗多高。这些数值如果没有实测基础，仿真出来的频谱就是空中楼阁。

所以我的流程是：先拿实际样品用LCR表测出漏感、分布电容、绕组电容等寄生参数，填入仿真模型，再去复现实测波形；如果仿真波形和实测波形对不上，优先怀疑寄生参数的取值，逐个修正直到两者吻合。这样做出来的仿真模型才具备"下次改版之前先跑一遍"的预测价值。纯靠仿真就把EMC问题"算"出来，在目前大多数公司里是不现实的，除非你已经积累了同一个平台的大量实测数据用来标定模型。

开关电源的EMC问题从来不是"加几个器件就能解决"的补丁工程，它是一个从原理图设计、PCB布局到变压器工艺的系统性过程。PCB布局圈定了干扰的路径和环路面，变压器工艺决定了干扰源的能量水平和耦合通道，这两个做扎实了，后级的滤波网络只要做最基础的配置就能轻松达标。希望这篇文章能把你在"改滤波器件"和"摸变压器工艺"这两条路上遇到的问题串起来，少走一些我当年走过的弯路。