企业官网建设流程全解析

前阵子，朋友拿着一张烧糊的控制板来找我。板子结构其实很简单：单片机IO口直接连到MOS管栅极，驱动一个20kHz的风扇电机，结果MOS管热得能点烟，板子背面也焦了一块。我接上示波器一测，Vgs上升沿拖出一条长长的平台，管子半天没完全开通。这种问题这些年我见了太多，十个里有八个是驱动电路没选对、没搭好。所以这篇东西我想把MOS管驱动这件事从头理一遍，从UC3844这类PWM控制器的输出级，到光耦隔离该用在什么位置、怎么用，最后落到MOS管栅极和整个功率回路上，把选型逻辑、电路设计、调试排查一次说清楚。

不管你是做开关电源、无刷电机驱动板，还是只是用MOS管搭一个普通的开关电路，只要控制侧和功率侧之间不是简单短接的关系，这篇文章都应该对你有用。我会尽量少讲空泛的原理，多讲实际接线、参数计算和调试中踩过的坑。

1. 为什么驱动电路一直被人选错：栅极到底需要什么

1.1 栅极不是电压负载，是电荷负载

很多人第一次接触MOS管，记住的第一句话是“Vgs超过开启电压管子就导通”。这句话理论上没错，但它害了不少人。因为它让人误以为栅极是个电压负载，只要电压到位，管子就瞬时开通。实际上栅极是一个典型的电容性负载，等效电容叫Ciss，数据手册里通常还会给出Ciss、Coss、Crss三个参数，分别对应输入电容、输出电容和反向传输电容。

Ciss = Cgs + Cgd，也就是栅源电容和栅漏电容并联后的值。看你选的那颗MOS管，小信号管子的Ciss可能是几百皮法，几十安培的功率管Ciss可以到几千皮法甚至上万皮法。电容意味着什么？意味着你要导通它，必须往里充电荷。数据手册里真正有用的参数不是Ciss，而是总栅极电荷Qg，单位是nC。这才是你设计驱动电路的真正依据。

我用一个很直白的比喻：Vgs就像给水桶加水，电压是水龙头的高度，电荷是桶里的水量。你光把水龙头抬得再高，桶里没水，管子依然没有真正导通。驱动电路的任务，就是给这个“水桶”快速灌水和快速放水。灌水速度取决于驱动电流，放水速度取决于灌电流能力。所以一个合格的驱动级，真正拼的不是输出电压多准，而是瞬态时能推出多大电流、吸进多大电流。

计算特别简单，假设栅极电荷Qg = 50nC，你希望在100ns内完成开通，需要的平均电流就是：

I = Qg / t = 50nC / 100ns = 0.5A

注意这只是平均电流，实际的米勒平台阶段电流需求更集中。而单片机GPIO通常只能输出几毫安到二十毫安，差距是几十倍。这就是为什么功率MOS管必须配驱动电路。

1.2 米勒平台把开关速度问题放大了

栅极充电不是线性的，Vgs上升到开启电压之后会出现一个平台，这个平台就是大家常说的米勒平台。为什么会有这个平台？因为管子开始导通后，漏极电压Vds开始下降，此时栅漏电容Cgd要承受一个很大的电压变化，必须额外吸收电流。这一阶段栅极电压几乎不变，驱动电流全部被Cgd“吃掉”，直到Vds降到导通压降，平台才结束。

米勒平台的长度，直接取决于驱动电流的大小。电流越小，平台时间越长，管子停留在既导电又承受高电压的线性区就越久，开关损耗就越大。我见过太多“Vgs波形看着有12V、频率也对，但MOS管就是烫”的案例，打开示波器一看，米勒平台宽得跟广场一样，开关时间从几十纳秒拉到几百纳秒，损耗全堆在管子里。

理解平台的意义在于：选驱动电路，不能只看它能不能把Vgs电压“顶”上去，还要看它有没有足够的电流能力快速穿过米勒平台。这也是很多人在UC3844这类控制器上翻车的原因——看到它引脚标着“OUT”，以为随便接个MOS管就行，结果输出电流根本喂不饱栅极电荷需求，波形变形，管子发烫。

1.3 MCU引脚直驱的边界在哪里

我并不是说MCU引脚完全不能直驱MOS管。低频开开合合、Qg很小的逻辑电平MOS管，3.3V或者5V直接驱动完全能工作。比如驱动一颗小信号MOS去控制继电器、蜂鸣器、LED灯带，频率几十赫兹到几百赫兹，那点开关损耗根本无所谓，多一个驱动级反而增加成本和复杂度。

但从“别乱选驱动电路”这个角度说，你要清楚边界在哪里。一是频率，开关频率超过10kHz就要认真算损耗了；二是Qg，Qg超过20nC的管子，GPIO那点电流就是杯水车薪；三是电压，标准MOS管在10V栅压才能完全导通、Rds(on)才是规格书标称值，3.3V驱动下很多管子根本没工作在变阻区，而是工作在放大区，这时候它的等效电阻比标称值大得多，发热是必然的。

其实很多人不知道，MOS管驱动电路和“电压放大”完全是两回事。驱动电路更像一个电流缓冲器，它接收控制信号，然后给栅极电容提供一个低阻抗的充电、放电路径。你把它当成电流放大器来理解，后面所有选型问题都会顺很多。

2. 驱动方案的四种常见路线与选型边界

2.1 分立三极管图腾柱：成本最低的入门方案

最简单的驱动电路是两只三极管组成的图腾柱结构，一只NPN推高电平，一只PNP拉低电平。典型接法是NPN的集电极接正电源，PNP的集电极接地，两只三极管的基极接在一起作为输入，两个发射极接在一起作为输出，输出串一个栅极电阻到MOS管栅极。

这个结构的本质是：输入为高时NPN导通给栅极充电，输入为低时PNP导通把栅极电荷快速拉走。相比纯电阻下拉，PNP提供的低阻抗灌电流路径可以非常快地关断MOS管，这一点在高频应用里特别重要。图腾柱用对管如S8050配S8550、或者D882配B772，可以输出几百毫安的瞬态电流，配合RC定时和适当基极电阻，能够覆盖很多几十kHz以内的应用场景。

但分立方案也有它的问题。两只三极管在切换瞬间可能出现短暂直通，需要在基极加限流电阻和适当的加速电容；而且它没有欠压保护、没有死区控制，一切都靠设计者自己把握。我的建议是：如果你只是做一个简单的低压开关，图腾柱成本低、效果清晰，值得用；但如果你做的是半桥、H桥这类需要严格防直通的电路，还是别用分立件硬凑，上专用驱动IC更省心。

2.2 专用驱动IC：什么时候别省这个钱

专用驱动IC解决了分立方案最头疼的几个点：大电流输出能力、快速传播延迟、死区管理、欠压保护。以常见的UCC27524为例，双通道输出峰值电流5A，传播延迟典型值十几纳秒，驱动一个100nC的栅极电荷可以说毫无压力。这类芯片也不贵，在很多电机驱动板和电源板里已经是标配。

选专用驱动IC时，核心看三个参数：峰值驱动电流、传播延迟、开通和关断输出电阻。峰值电流决定了你的开关速度上限；传播延迟决定了你在高频或多通道并联时能否保证时序一致；开通关断输出电阻则影响你串在栅极的电阻怎么配。另外注意芯片的欠压锁定门槛，如果VDD电压还没稳定到指定值，输出要保持低位，防止MOS管半开关状态炸机。

这里放一个我经常用的简易对比表，方便你们对照自己的应用场景：

这张表不是让你生硬套用，而是提醒你：每一种方案都有它的边界，选型的起点是“频率、栅极电荷、隔离需求、成本”这四个约束，而不是别人推什么你就用什么。

2.3 控制器自带驱动输出：UC3844这类芯片的定位

UC3844这类PWM控制器，很多人以为它只是个“发出PWM波的控制芯片”，忽略了它内部的输出级本身就是为直接驱动MOS管设计的。它内部是图腾柱输出结构，第6脚OUT能提供大约1A的峰值驱动电流，可以直接推动一颗Qg在几十nC量级的功率MOS管。

但这里有一个关键认知：UC3844的驱动输出是非隔离的，它和整个初级侧共地。它和MCU输出的PWM不一样，它设计出来就不是接在低压控制侧，而是直接工作在开关电源初级侧的高压环境里。所以它和光耦配合的典型方式，是把光耦放在反馈环路上，而不是把信号送给光耦再驱动MOS。很多初学者把UC3844当成“单片机PWM输出扩展器”去用，结果发现地和参考电位全乱了。

2.4 隔离需求到底什么时候必须上

隔离是一个经常被混淆的概念。很多人一看到光耦就觉得“高级”“安全”，不分场合往电路里塞。实际上你需要先回答一个问题：控制侧的地和功率侧的地能不能直接连在一起？

两种典型情况必须隔离。一是安全规范要求，比如AC-DC电源里，初级和次级不能共地，必须通过变压器和光耦跨越隔离带；二是功率侧地噪声太严重，共地会导致控制信号被干扰，这种情况下需要在信号路径上加隔离。隔离的本质是切断地环路，而不是“把信号变干净”。

选隔离器件时还要分清两种隔离：信号隔离和驱动隔离。信号隔离是用光耦把控制信号从控制器传到功率侧，功率侧再自己想办法供电、自己加驱动级；驱动隔离则是用一个带驱动能力的隔离器件直接推MOS管栅极，省掉中间一大堆分立件。TLP250就属于后者。这两种方案在后面的链路拆解里会具体讲。

3. UC3844 + 光耦隔离 + MOS管的完整链路拆解

3.1 UC3844内部到底给你准备了什么

UC3844是电流模式PWM控制器，属于非常成熟、非常经典的离线式开关电源控制方案。它内部集成了振荡器、误差放大器、电流检测比较器、PWM锁存器、5V基准源、欠压锁存和推挽输出级。第6脚输出峰值电流约1A，可以直接驱动初级侧MOS管。

选UC3844而不用UC3842，很多人没注意一个重要区别：UC3844的最大占空比被限制在50%，而UC3842可以达到100%。反激电源工作在连续模式时，占空比超过50%容易出现次谐波振荡，所以UC3844这种50%限流的版本特别适合反激拓扑。你用UC3844时，占空比天然受限，系统更稳定，这是一颗芯片定位上的关键点。

它的工作频率由第4脚RT/CT决定，第8脚VREF输出5V/50mA基准，给振荡器和反馈电路供电。第3脚ISENSE内部有一个1V的比较阈值，用来做逐周期峰值电流限制。频率设定可以通过datasheet上的图表查：先定一个常用频率点，比如65kHz或100kHz，然后选对应的RT和CT。

3.2 初级侧驱动与次级侧隔离反馈怎么接

在典型的反激电源里，UC3844驱动链路的主干是这样的：整流滤波后的高压直流电，一路接高频变压器初级，另一路通过启动电阻给UC3844的VCC供电；UC3844的OUT引脚经过栅极电阻Rg接到MOS管栅极，控制器和MOS管共用初级侧的地。采样电阻接在MOS管源极和初级地之间，把峰值电流信号送到ISENSE引脚。

次级侧要和初级侧隔离，反馈环路采用TL431加PC817光耦。输出电压经过分压电阻采样后送到TL431的参考端，TL431阴极到光耦LED形成闭环。输出偏离设定值时，TL431会调节流过光耦LED的电流，光耦的输出端把误差信号传回初级侧的反馈脚，进而改变占空比。这里的PC817工作在低频反馈环路里，带宽一般在几kHz到十几kHz，它的慢速反而是优点，因为它自带滤波作用，不会把次级的高频噪声直接灌进初级侧。

这就是UC3844和光耦在这条链路里的真实关系：光耦是反馈隔离器件，负责把次级信息送回初级；UC3844是驱动源，直接推MOS管。理解这一点，你就能看懂很多开关电源的原理图，不会再问“为什么UC3844前面还要接一个光耦”。

3.3 参数计算思路：从Qg、电流检测到栅极电阻

以一台12V/5A的反激电源为例，输出功率60W，假设效率85%，输入功率约70W。电流检测电阻的取值方法是：Rcs = 1V / Ipk，其中Ipk是你设计的初级峰值电流。假设你根据变压器设计算出初级峰值电流为2A，那么Rcs取0.5Ω。这个电阻决定逐周期限流点，取值偏小会导致过流保护失效，偏大则会让电源带载能力缩水。

栅极电阻Rg的取值要兼顾速度和EMI。UC3844输出峰值电流约1A，如果VCC是15V，想让栅极充电峰值电流控制在0.5A左右，Rg大约取15Ω到22Ω。实际调试时可以先装一个10Ω，看Vgs波形有没有明显振铃，如果振铃大就加大到22Ω或33Ω，如果开关损耗太大就减小。这个电阻不是算一次就完的参数，它是一个需要根据示波器波形微调的阻尼元件。

辅助绕组给VCC供电的回路也别忽略。启动时VCC由启动电阻从高压母线充电，达到16V的开启阈值后芯片才开始工作，然后辅助绕组的整流二极管接替供电。VCC供电设计不当会出现一种很难查的故障：电源轻载能启动，重载时芯片不断重启。基本都是VCC跌到10V关断阈值以下导致的。

3.4 整条链路的文字版连接关系

虽然题目说“附电路图”，但我这里用文字把核心连接关系描述清楚，你按这个关系画图基本不会错：

• 高压直流正端 -> 变压器初级绕组一端；变压器初级绕组另一端 -> MOS管漏极
• MOS管源极 -> 电流采样电阻Rcs -> 初级地
• UC3844第6脚OUT -> Rg -> MOS管栅极
• UC3844第5脚GND -> 初级地
• UC3844第4脚RT/CT接定时电阻电容，第8脚VREF接5V基准
• 次级输出 -> 分压电阻 -> TL431参考端；TL431阴极 -> PC817的LED阳极
• PC817输出三极管集电极 -> UC3844反馈脚；发射极 -> 初级地
• MOS管栅源之间并联一个10k~100k电阻，防止静电误开通

这条链路就是很多反激电源的标准框架。你把这个框架吃透，后面不管是换成别的PWM控制器，还是加同步整流、加有源钳位，本质都是在同一套骨架上做文章。

4. 光耦隔离的细节账：CTR、速度、延迟和三件容易翻车的事

4.1 反馈用光耦和PWM用光耦是两码事

光耦在驱动链路里有两个完全不同的用法，很多人混为一谈。一种用法是反馈光耦，比如PC817放在输出电压采样环路里，通过CTR把模拟误差信号传回控制器，这种场合对速度要求很低。另一种用法是信号光耦，比如用高速光耦把PWM信号从MCU隔离到驱动级，这种场合对速度、延迟一致性要求高。

PC817的典型上升、下降时间达到4微秒量级，拿它传20kHz的方波，输出波形基本变成梯形，占空比失真严重。我见过有人用PC817给MOS管送PWM，结果100kHz的PWM过去变成了一堆乱七八糟的三角波，管子工作在放大区，几秒就冒烟。这不是光耦不好用，而是用错了地方。

反激电源反馈里用PC817没问题，是因为反馈环路本身的带宽低于光耦的响应范围，光耦的慢速还帮你滤除了高频干扰。但只要你做的是PWM驱动隔离，就必须换更快的器件，比如6N137、6N136、ACPL-P343，或者直接用TLP250这类带驱动输出级的隔离芯片。

4.2 CTR怎么算，上拉电阻怎么取

CTR（电流传输比）是光耦最核心的参数，等于输出侧集电极电流和输入侧LED电流之比。PC817的CTR离散范围很大，从50%到600%都有。设计时绝对不能按典型值算，必须按下限算，否则你换一批光耦电路可能就不工作了。

举个例子，输入LED电流IF取5mA，CTR下限按50%算，输出侧集电极电流IC最小就是2.5mA。如果光耦输出接一个上拉电阻到12V，要求输出低电平时电压低于0.8V，那么上拉电阻最大不能超过：

Rmax = (12V - 0.8V) / 2.5mA ≈ 4.5kΩ

取标称值3.3kΩ或者2.2kΩ都行。上拉电阻太小会增大LED侧功耗和CTR压力，太大又会让输出上升沿变缓。这个电阻和光耦输出端的寄生电容、后级输入电容组合成一个RC低通，直接决定隔离信号的上升时间。对6N137这类高速光耦，上拉电阻一般取几百欧到1kΩ左右，再大会明显牺牲速度。

还要留老化余量。光耦的CTR会随着使用时间推移而下降，尤其是LED电流长期偏大的场合。设计时CTR余量最好留三到五倍，否则电源用个一年半载出现启动不良、反馈误动作，你查半天查不到原因，最后发现是光耦老化了。

4.3 输出侧为什么常常要接推挽级

PC817和6N137这一类光耦，输出侧本质都是集电极开路结构，只能把信号“拉低”，不能主动“推高”。上升沿完全靠上拉电阻完成，这导致上升速度天然比下降速度慢。如果你直接拿这个信号去驱动MOS管栅极，驱动能力非常有限。

所以标准的隔离PWM驱动链路是：光耦做隔离和电平转换，输出信号再进一级图腾柱或者专用驱动IC做电流放大，最后到MOS管栅极。这一级推挽的作用就是前面说的“电流缓冲”，把光耦那点小电流放大成推得动栅极电容的大电流。

TLP250这类芯片就是看准了这个需求，把光耦和推挽输出级集成在一起，输入侧一个LED，输出侧自带双管图腾柱，节省了不少设计功夫。但它依然是光耦，传播延迟典型值在0.2微秒到0.5微秒级别，用在50kHz以下的中小功率场合非常合适，再高频就要认真评估延迟的影响了。

4.4 传输延迟对死区的影响

做半桥、H桥时，光耦的传输延迟是一个容易被忽视的坑。上管和下管的驱动信号如果各走一个光耦，两个光耦的延迟不可能完全一致，于是实际到达栅极的信号会比理想信号多一个时间偏移。高频PWM下这个偏移叠加起来，可能直接造成上下管短暂同时导通，也就是直通，然后炸管。

解决办法有几个方向：一是选择延迟参数匹配度高的光耦，最好同一批次；二是在软件里设置足够的死区时间，把光耦延迟和驱动IC延迟都算进去；三是用自带死区控制的驱动IC，比如IR2104，或者用数字隔离器，它的延迟一致性比光耦好很多。总之一句话：直通炸管通常是时序问题，不是电流问题，排查思路要从“炸机”往回推到“谁先导通、谁后关断”。

5. 调试现场：四个典型故障的排查链路

5.1 MOS管烫手：先分清是开通损耗还是没完全导通

实测中最常见的故障就是MOS管发烫。很多人第一反应是“换更大电流的管子”，结果换了还是烫，这就是没找到病根。正确的排查顺序是先看波形、再算损耗、最后动器件。

示波器探头接Vgs和Vds，观察两个关键点：第一，Vgs开通时穿过米勒平台的时间有多长；第二，Vds关断后拖尾有多长。如果开通和关断沿加起来有几百纳秒甚至微秒级，开关损耗占据主导，这时候要加大驱动电流、减小栅极电阻、或者换驱动能力更强的芯片。如果Vgs波形方方正正，但管子依然烫，那大概率是导通损耗问题：测Vgs高电平幅值是否达到10V以上，达不到就说明驱动电压不足，Rds(on)比规格书标称值大很多，管子工作在“假导通”状态。

我处理过一个50W反激的案例，原来用PC817慢速光耦加一个普通三极管，开关沿接近1微秒，满载工作三分钟管子就过温。后来换成高速光耦加图腾柱驱动，开关时间压到100ns以内，同样条件下管壳温度直接掉了三十多度。同一个管子，驱动电路一变，性能天差地别。

5.2 Vgs波形振铃：测出来的可能是假的

栅极波形上叠加高频振铃，是驱动电路设计中几乎躲不开的问题。振铃的能量来源是MOS管栅极和PCB走线电感形成的LC谐振，阻尼不足就会表现为大幅度振荡，严重时Vgs会超过绝对最大值，直接把栅氧化层打穿。

但也别一看到振铃就紧张。首先要排除测量造成的假象：示波器探头如果用长地线夹子，地线本身形成一个几十纳亨的电感，测出来的振铃是假的。正确做法是用探头配的短弹簧地线，让探头回路的环路面积最小化。我用这个办法“治好”过好几块看起来振铃严重的板子，其实电路本身干干净净，全是探头惹的祸。

排除测量问题后，如果真的振铃，处理优先顺序是：减小驱动回路面积、适当加大栅极电阻、栅极对地加一个小电容、必要时串磁珠。注意栅极电阻不是越大越好，太大了会拖慢开关速度，必须在振铃和损耗之间找平衡。

5.3 半桥直通炸管：延迟和死区是主要突破口

半桥电路炸管，十个里有九个是直通。所谓直通，就是某一瞬间上管和下管同时导通，高压直接通过两颗管短路，电流瞬间拉到几十上百安，然后封装炸开。保护电路根本来不及反应，因为过程是微秒甚至几百纳秒级别。

排查直通问题，要从信号链路逐级看延迟：控制器的PWM输出、光耦隔离级的延迟、驱动IC内部的传播延迟、栅极电阻和栅极电荷形成的RC延迟，每一级都会把实际到达栅极的时刻往后推。如果上下两路的这几段延迟不一致，死区时间还留得不够，炸管只是时间问题。

我自己的习惯是，做半桥必须在软件里留至少几百纳秒的死区，硬件上再选择带死区控制的驱动IC，双保险。调试时先用低压供电，比如12V甚至5V代替母线电压，串一个功率电阻限流。如果低压下波形正常、无直通，再加高压，永远不要一上来就上全压测试。

5.4 驱动电压不够：逻辑电平MOS和标准管的区别

还有一个特别常见的坑：驱动电压不够。标准增强型MOS管的规格书，Rds(on)通常是在Vgs = 10V或12V条件下测出来的。你用5V去驱动它，虽然Vgs已经超过开启电压，但管子没有完全进入变阻区，导通电阻比标称值大很多。这就像你把水龙头拧开了一点，水流小得可怜，还以为是水管堵了。

解决方式有两种：要么把驱动电压抬高到10V以上，要么选用逻辑电平MOS。逻辑电平MOS管专门为3.3V/5V驱动优化，Vgs = 4.5V时Rds(on)已经达到比较低的水平，MCU直驱时应该优先选这种管子。还有一个小细节：用UC3844这类控制器时，VCC电压就是驱动电压，尽量设计在12V到18V之间，不要追求低VCC来省静态功耗，否则会影响驱动能力。

6. 画板与实测：最后容易被忽视的几件事

6.1 驱动回路的环路面积

PCB布局对驱动电路的影响，往往比电路本身还大。MOS管驱动回路由驱动芯片输出、栅极电阻、MOS管栅极、源极和地平面组成，电流在开通和关断瞬间剧烈跳变，这个回路如果面积太大，等效电感就会很大，带来振铃和EMI。

画板时尽量把驱动芯片放在MOS管附近，栅极电阻紧挨着栅极引脚，源极要单独引一条小电流线回驱动芯片的地，不要和主功率回路的大电流混在一起。大电流路径的环路面积同样要尽量小，否则漏极电压的剧烈变化会通过Cgd耦合到栅极，导致管子误开关。

6.2 开尔文源极接法

对于大电流功率MOS管，源极引脚的寄生电感在高速开关时会成为麻烦制造者。当Id快速变化时，源极电感上会产生一个电压降，这个压降会反向叠加在栅极驱动回路上，效果相当于削弱驱动信号，严重时会引起栅极电压振荡。开尔文接法的核心思路，就是把驱动回路的源极参考点和功率回路的源极电流路径分开走线，让大电流不经过驱动回路的参考地。

现在很多大电流MOS管封装专门留了开尔文源极引脚，比如PDFN封装里的第八脚。如果你的管子有这个引脚，务必把它单独接到驱动芯片的地上，不要和功率源极直接并在一起。如果封装没有单独引脚，就在PCB上做一小段独立走线，从源极引脚引出后只用于驱动回路接地。

6.3 栅源保护与静态放电

MOS管栅氧化层非常薄，静电打上去就可能造成永久损伤。电路设计上，栅源之间至少并一颗10kΩ到100kΩ的电阻，保证栅极不会悬空，电荷有泄放路径。高频应用时栅源电阻可以留大一些，低频应用可以留小一些。栅极电压应力比较大的场合，可以在栅源之间并联一个稳压管，把Vgs钳位在安全范围，比如15V到18V。

不要忘了焊接和拿取ESD防护：功率MOS管电压等级高、栅极电容也不小，比小信号MOS管皮实一些，但该用防静电手环还是得用。焊接时使用接地烙铁，尤其冬天干燥环境，静电积累速度惊人。

6.4 安全上电流程与示波器挂接

所有驱动电路调试，都建议遵循一个保守的上电流程：先不上主功率，只给控制电路供电，用示波器确认驱动波形是否存在、频率占空比是否正常、死区是否正确。确认无误后再上主功率，但先用限流电源或串一个小阻值功率电阻，观察电流有没有异常。

测量MOS管驱动波形时还有一个技巧：不要用普通探头随便夹，因为MOS管源极电位可能不是地参考点，探头地线一夹就短路。最好用差分探头，或者确认电路拓扑后选择安全的共地点。测量栅极电压时探头带宽至少要100MHz以上，否则波形边缘被滤掉，你看不到真实的开关瞬态，误判也就跟着来了。

我自己调试过程中还养成了一个习惯：每改一次驱动参数，都记录Vgs上升沿、下降沿、平台时间、振铃幅度和管壳温度这几个数据。看似麻烦，但几次迭代后你就能摸清这个电路在什么参数组合下最优，以后再做类似项目直接抄自己的笔记，效率高很多。