企业官网建设流程全解析

做射频功放这些年，我经常看到一种现象：有人在仿真软件里把S参数调得很漂亮，S11小于-20dB，S22也贴得死死的，可一旦把输入功率推到实际要求的37dBm，输出功率掉一截，效率怎么也拉不上去。这种问题十有八九都是同一个原因造成的——设计时只盯着S参数，没有正经做负载牵引(LoadPull)和源牵引(SourcePull)。S参数是线性小信号工具，而射频功放最核心的工作状态恰恰是大信号非线性状态，这两者之间隔着一条很多人没意识到的鸿沟。这篇就把LoadPull和SourcePull从原理讲到实操，讲讲它们为什么是射频功放设计里绕不开的关键步骤。

1. 为什么S参数仿真很漂亮，实际功放一推大功率就垮

1.1 从S参数到“大信号需求”之间到底差了些什么

先不急着讲负载牵引，咱们把S参数这件事掰开揉碎说清楚。

S参数本质上是在小信号、线性条件下，对一个网络在特定参考阻抗（通常是50Ω）下的散射特性描述。它反映的是网络在静态工作点附近的微小扰动响应，所以S11、S21这些指标在线性放大器设计里非常有用。可射频功放偏偏是个例外，它的工作方式决定了它必须被推到晶体管接近截止和饱和的边缘，信号摆幅巨大，电流电压波形严重非线性，谐波分量一个比一个大。这时候线性小信号模型已经不能完整描述器件行为，继续拿S参数来指导大信号输出匹配，结果自然对不上。

打个比方，S参数像你在空地上试车，能测出这台车直线跑得稳不稳、方向盘偏不偏；但功放实际工作是要它在满载、爬坡、过弯的情况下发挥最大牵引力。你说空地上的数据能直接指导满载爬坡时的驾驶方式吗？肯定不行。

我经常跟人讲，S参数在功放设计里不是没用，它的用处在另外几个地方：检查小信号增益是否正常、判断带内稳定性、辅助设计反馈网络和偏置网络。但如果你要回答“这管子到底能出多少功率”“最佳效率点在哪个阻抗”“负载调到什么值才能兼顾线性度”，S参数就完全给不了答案。这些问题的答案只能通过大信号仿真或大信号测量来获得，也就是负载牵引和源牵引要做的事。

1.2 大信号下真正决定功放性能的变量是“阻抗环境”

功放输出功率和效率的核心决定因素，是晶体管漏极电压和漏极电流的波形在频域上怎么叠加。晶体管本身是个电流源加非线性电容的复杂组合，它对外呈现的最佳负载阻抗不是传输线理论里那个“共轭匹配”的概念，而是能让电压摆幅和电流摆幅同时达到最大而不失真的那个阻抗点。

这里要特别注意一个常见误区：很多人习惯性地认为最大功率传输要用共轭匹配，但在功放里这个思路是错的。在小信号线性电路里，共轭匹配能实现最大功率传输；可是功放是强非线性器件，输出端看起来像受控电流源，负载阻抗决定了漏极电压摆幅能够摆到多高。为了让晶体管输出尽可能大的功率，你需要的是让电压摆幅尽量接近击穿电压限制、电流摆幅尽量接近最大饱和电流限制的一个“最优负载阻抗”，这个阻抗通常离共轭匹配点差得很远。

实际扫出来的结果是什么样？我做过一个2.45GHz的GaN功放，小信号S22匹配得很好，50Ω附近回波损耗很低，但在大信号条件下，最佳效率负载阻抗落在12+j18Ω附近。你要是按50Ω去匹配，输出功率可能直接掉1.5dB，效率从60%掉到30%都不奇怪。这种“S参数看起来没问题，实际性能差一大截”的现象，就是只盯S参数做功放设计的典型翻车现场。

2. 负载牵引(LoadPull)：把“猜最优阻抗”变成“扫最优阻抗”

2.1 负载牵引的基本思路

负载牵引的理念非常朴素：既然S参数给不出大信号最优阻抗，那我们就直接在晶体管输出端接一个可变的复数阻抗，从低阻到高阻、从感性区到容性区，把史密斯圆图上各个区域都扫一遍。每扫到一个阻抗点，就在大信号激励下测一次输出功率、增益、效率，然后把结果画在史密斯圆图上，形成一圈一圈的等高线图。这样哪个区域功率高、哪个区域效率高，一目了然。

仿真里的做法也类似，用谐波平衡仿真器代替矢量网络分析仪，通过扫描负载端阻抗网格，得到每个阻抗点的大信号性能。重点在于：负载牵引不是随便扫几个点就能完事的，它需要系统性地覆盖史密斯圆图上的相关区域，并且要选择合适的步进和网格密度。步进太粗，最优区域可能被漏掉；步进太密，仿真时间成倍增加。

我常用的做法是先跑一个5×5的粗网格，范围覆盖整个史密斯圆图或者只覆盖预估计的感性区域，等找到最优阻抗大概落在哪个方向后，再把网格在最优阻抗附近加密到9×9甚至更细。这样做既能控制仿真时间，又能把最优值定位得更准。

2.2 史密斯圆上的“等高线”该怎么读

负载牵引的结果一般会画成等功率圆、等效率圆、等增益圆这三组曲线。这三组曲线画在史密斯圆图上之后，你会很直观地看到一个现象：最大功率点和最大效率点通常不是同一个位置，甚至可能偏离得比较明显。

拿一个典型的10W GaN管子举例。在2.45GHz、28V漏极偏置、AB类工作点下，负载牵引结果大概是这个样子：最大输出功率点在ZL≈10+j15Ω附近，输出功率约40dBm；最大效率点在ZL≈15+j22Ω附近，漏极效率约65%。而50Ω负载下输出功率可能只有36dBm，效率只有25%左右。这两个最优点的偏移说明你需要做权衡：想要功率最大，效率会略有下降；想要效率最高，输出功率也会退一点。实际设计中通常选择两个圆重叠的区域作为工作点，在保证基本功率的前提下尽可能提高效率，或者反过来。

等值线的疏密程度也有讲究。曲线越密，说明性能对阻抗越敏感，稍微偏离一点性能就会掉得很厉害，匹配网络的加工误差对整机性能影响就大；曲线越疏，说明这个管子对阻抗不敏感，匹配容差也能放宽。这直接影响你对匹配网络实现精度的判断。

还有一些情况下，等功率圆会出现不闭合的情况，比如在史密斯圆图边缘，阻抗接近极低阻或极高阻的区域。这时候要特别小心，因为这往往意味着管子接近不稳定区域，或者大信号性能在那里发生了突变，需要结合稳定性分析来判断这些区域能不能用。

2.3 谐波负载牵引才是效率提升的关键台阶

很多初学负载牵引的人会忽略一个问题：基波负载牵引做完之后，还有二次谐波和三次谐波的负载牵引等着你。对于射频功放来说，效率高低很大程度取决于漏极电压波形和电流波形在时域上的“错位”程度，而错位的核心手段就是控制谐波阻抗。

举个最典型的例子，F类功放要让漏极电压波形接近方波、电流波形接近半正弦波，实现这个波形效果的前提就是让二次谐波在输出端呈现近似短路，三次谐波呈现近似开路。逆F类则反过来，二次谐波开路、三次谐波短路。这些谐波端接条件对效率的提升非常明显，有时候单靠负载牵引把基波调到最优，效率可能只有50%，加上合适的谐波控制之后能跳到70%以上。

所以完整的谐波负载牵引流程是这样：第一步，先固定谐波阻抗为短路或者某个合理值，扫基波负载，找到基波最优阻抗和效率功率的权衡区域；第二步，固定基波阻抗在最优点，然后开始扫二次谐波阻抗，找到二次谐波的最优端接条件；第三步如果要求更高，再在基波和二次谐波都确定后扫三次谐波。仿真中我一般把谐波阶数设置到5阶，因为在强非线性下三次以上谐波也会有影响，虽然在匹配网络里通常很难控制到那么高阶。

3. 源牵引(SourcePull)：经常被忽略，却决定了功放上限

3.1 输入端为什么也需要“牵引”

相比负载牵引，源牵引的存在感低很多。不少人觉得只要输出端匹配调好了，输入端随便共轭匹配一下就行。这种想法在中小功率线性放大器里也许够用，但在功放设计里很容易掉链子。

原因在于功放管不是单向器件，反向传输参数S12不等于零。在大信号工作状态下，输出端的负载变化会通过器件内部的反馈路径直接影响输入端阻抗，密勒效应也被大幅激励起来。也就是说，你看到的输入阻抗并不是固定的，它跟输出端接了什么样的负载强相关。如果你只在50Ω负载下测了一个输入共轭匹配点，然后拿去做输入匹配网络，等实际负载变成负载牵引得到的最优负载时，输入驻波和增益可能已经面目全非。

源牵引的实际做法和负载牵引完全对称：在输入端接可调阻抗，固定输出端负载，扫描源阻抗并记录增益、输出功率、效率等指标。区别在于源牵引的核心目标往往不是“最大输出功率”，而是最大增益、最佳增益平坦度，或者满足稳定性约束下的最佳效率。对功放来说，源牵引结果主要决定增益和线性度，负载牵引结果主要决定功率和效率，二者不能互相替代。

3.2 源牵引和负载牵引必须交替迭代，不能一步到位

做源牵引和负载牵引还有个很关键的细节：这两个过程不是各跑一次就完事，而是要循环迭代好几轮才能收敛。

我刚开始做功放设计时也走过弯路。第一次先做负载牵引，得到了一个看起来很好的最优负载ZL1，然后基于这个负载去做源牵引，得到Zs1，接着高高兴兴地去设计匹配网络。结果一实测，增益比预期低，效率也没到仿真值。后来才意识到，问题出在我做第一轮负载牵引时，输入端接的是50Ω源阻抗，而不是最终的Zs1。源阻抗不同，晶体管的大信号工作状态就不同，负载牵引扫出来的最优负载也会变。

正确的流程应该是迭代式收敛：

1. 第一轮：源端接50Ω，做负载牵引，得到初轮最优负载ZL1；
2. 第二轮：负载端接ZL1，做源牵引，得到最优源阻抗Zs1；
3. 第三轮：源端接Zs1，重新做负载牵引，得到更新的ZL2；
4. 第四轮：负载端接ZL2，重新做源牵引，得到Zs2。

如此反复，直到相邻两轮的ZL和Zs变化都在可接受范围内，比如反射系数幅度变化小于0.05。一般迭代三轮左右就会收敛，如果到了第五轮还在大幅度变化，就要回头检查是不是偏置电路或稳定网络设计有问题，或者仿真设置里有什么边界条件没处理好。

3.3 源牵引过程中的稳定性约束与效率平衡

源牵引还有一个负载牵引里不那么突出的问题：稳定性。输入端的阻抗如果恰好落在某个区域，可能会让管子在小信号状态下产生负阻振荡，尤其是低频段或者带外频率。

所以做源牵引之前，我通常会先在管子的栅极加一个串阻或者并联RC稳定网络，确保K因子在整个工作频段和低频频段都大于1。稳定网络加好之后再去做源牵引，扫出来的结果才是有实际意义的。否则你扫到一个增益特别高的“最优源阻抗”，实际上可能是个接近振荡的区域，照着它去设计匹配网络，板子一上电就开始自激，查都不知道从哪查起。

还有一点，源牵引的最优增益点和功放设计其他约束也不一定重合。最大增益的源阻抗往往是接近共轭匹配的位置，偏感性或容性不太极端，但那个位置的线性度和失真特性不一定最好。如果你做的是通信功放，需要兼顾ACPR和EVM，源牵引的选点还得往线性度好的方向挪。所以源牵引的结果同样是一组等高线，需要根据整机指标做权衡，不能只盯最大增益那一点。

4. 从仿真到实物：LoadPull/SourcePull的实操笔记

4.1 在ADS里快速搭出负载牵引仿真

说到工具，大部分做射频的人还是绕不开ADS，这里以ADS为例说明负载牵引仿真的基本搭建方法。ADS本身带有负载牵引模板，在新建工程时可以直接调出来，里面已经放好了HB仿真控制器、负载牵引单元和数据显示窗口。你需要做的核心工作是把自己的器件模型、偏置电路和源牵引单元加进去。

仿真设置里有几个地方直接影响结果质量。第一，谐波阶数至少要设到5阶，只设到3阶的话效率仿真结果会偏高。第二，输入功率要设在实际工作点附近，最好先做一次功率扫描或者查器件数据手册确定P1dB或P3dB对应的输入功率，然后用这个固定功率去做负载牵引；你要是用很小的输入功率做负载牵引，扫出来的结果更接近小信号状态，实际指导意义不大。第三，扫描阻抗网格要覆盖合理范围。我习惯以50Ω为中心，先在史密斯圆图的一个扇形区域内扫5×5个点，然后根据初步结果缩小范围加密网格。

数据显示方面，ADS的Data Display可以直接把Pout、PAE、增益的等高线叠加显示在史密斯圆图上。建议同时打开三个等高线图并叠加，这样可以方便地找到最大功率和最大效率重合的区域。还需要把对应的阻抗值显式标记出来，不要只看图的形状，要记录具体的ZL值和Zs值，这些值后面做匹配网络时要直接用的。

4.2 硬件负载牵引测试中容易踩的坑

仿真做完了总要回到实测，实测负载牵引系统比仿真复杂得多，需要注意的细节也多得多。

一套典型的硬件负载牵引系统包含输入调谐器、输出调谐器、被测功放、功率计、信号源和偏置电源。机械调谐器通过改变内部探针位置来呈现不同的复数阻抗，电子调谐器则通过改变电路参数实现更快速的阻抗切换。测试前必须做校准，把调谐器从端口面到晶体管引脚之间的线缆损耗、连接器损耗、偏置网络的影响全部扣除，不然你设定的是15Ω，到了管子引脚实际可能差了十几欧姆。

功耗和热效应也是实测中的大问题。功放在大信号状态下自身发热很严重，而器件温度变化会直接改变I-V特性曲线，同一个负载阻抗在不同温度下测出来的输出功率能差0.5dB以上。所以实测负载牵引时我会特别关注测试节奏，每次改变阻抗之后等器件温度稳定了再读数据，不要让调谐器扫一圈回来之后，之前测过的点已经因为温度漂移变了。另外，有些调谐器在极端阻抗点上损耗很大，需要实时监测功放的漏极电流，防止失配条件造成管子损坏。

调制信号下的负载牵引又是另一个维度。现代通信功放设计不再只看连续波(CW)下的功率和效率，还要考虑ACPR、EVM这些调制域指标。所以有条件的话，负载牵引系统应该能切换到调制信号测量模式，用矢量信号源加频谱仪来扫调制域性能等高线。我用这个模式找过Doherty功放峰化管的最佳负载，发现CW条件下的最优点和ACPR条件下的最优点确实存在偏移，如果只按CW结果设计，线性化难度会明显增加。

4.3 仿真与实测的偏差，以及怎么处理

仿真负载牵引和实测负载牵引之间总会存在偏差。偏差来源主要有三块。

第一块是晶体管模型精度。有些模型在小信号时拟合得很准，但大信号强压缩区的谐波特性并不准确，导致负载牵引仿真出来的效率虚高。解决办法是尽量找厂家提供经过大信号验证的模型，或者用Load-Pull实测数据来反向修正模型。

第二块是外围电路寄生。仿真原理图里你用的是理想电容电阻，实际上偏置电阻有寄生电感，旁路电容在某个频率上可能变成电感，这些都会改变谐波端接条件。我的做法是在仿真里就把封装模型、焊盘寄生、甚至PCB走线模型都加进去，用电磁仿真把匹配网络和偏置网络一起仿真，而不是只仿真原理图。

第三块是校准和参考平面问题。实测时调谐器校准的参考平面如果没确认好，所有阻抗点都会整体偏移。这块需要靠校准件和校准流程来保证，没有捷径。

处理偏差的工程策略是留余量。仿真找到的最佳负载阻抗不要直接当作唯一目标去设计匹配网络，而是把功率圆和效率圆重叠区域内的一整片阻抗范围作为设计目标，让匹配网络在这个范围内都能保持较好性能。这样一来，实测偏差就不会让你完全错失最佳工作区。

5. 把两个牵引结果变成能用的功放：完整设计流程和我的几点体会

5.1 从指标到牵引再到匹配网络的完整链路

说了这么多，综合成一条可复用的功放设计流程，大概是下面这个样子。

第一步，明确指标：工作频段、输出功率、增益、效率、线性度要求。根据输出功率和增益指标选定合适的功放管。第二步，确定静态工作点，通常选AB类或者B类，设置好漏极电压和静态电流。第三步，加稳定网络，确保K因子在整个相关频段大于1。第四步，做源牵引和负载牵引的迭代，找到最优源阻抗和最优负载阻抗，包括基波和谐波。第五步，根据最优阻抗设计输出匹配网络和输入匹配网络，让功放管引脚向外看过去的阻抗等于牵引得到的最优阻抗，同时兼顾谐波控制。第六步，在仿真里用谐波平衡做整体电路验证，对比仿真指标和设计指标。第七步，出版图，打板，实测调试。

这个流程看起来简单，但每一步展开都能写一整篇。这里我特别强调第五步：匹配网络设计不是简单地把50Ω变换到目标阻抗。在功放里，匹配网络同时还承担着谐波控制功能，有时候还需要兼顾带宽。我一般会用多节L型或者π型匹配拓扑，确保在基波频率实现目标阻抗变换的同时，在二次谐波频率呈现短路或开路条件。

5.2 宽带功放和Doherty中如何活用牵引结果

前面讲的大多是窄带功放，在做宽带功放时会发现一个有意思的现象：不同频点下牵引得到的最优阻抗在史密斯圆图上会形成一条“轨迹”，而不是一个点。宽带匹配网络的目标就是让网络阻抗曲线尽量贴近这条轨迹，但这通常做不到完全贴合，只能取一个折中。

我的处理方法是先把频段内三个关键频点（低端、中间、高端）的负载牵引结果都扫出来，看轨迹是朝哪个方向变化的，然后根据轨迹的宏观趋势选择匹配拓扑。如果轨迹跨度过大，就不要追求全频段都工作在最优阻抗，而是在中心频率附近让阻抗尽量进圆内，边缘频率适当牺牲效率。这个决策本质上是性能权衡，没有绝对正确答案，但有了牵引等高线，至少你知道每段频率上付出的性能代价是多少。

Doherty功放的牵引更有意思。主放大器和峰值放大器的最佳负载阻抗完全不同，而且在Doherty工作模式下，主放大器在低功率区看到的是2倍阻抗，高功率区又回到最优阻抗。所以设计Doherty时不但要看两个管子各自的负载牵引圆，还要结合Doherty的负载调制网络一起仿真，确保在不同的功率回退点，主功放看到的阻抗都在合理区域内。这种场景下，源牵引和负载牵引结果更多的是提供一个设计起点，后续必须依赖整体电路级仿真来迭代优化。

5.3 做下来才真正明白的几件事

说了这么多大道理，最后聊几个实际做项目时踩出来的体会。

第一，S参数在功放设计里真的只能用来做辅助参考。我见过不少人花大量时间把S11调得特别深，结果对整个功放性能的提升微乎其微。对于功放来说，能在史密斯圆图上把负载牵引的等高线吃透，比把S参数调到极致有意义得多。

第二，负载牵引仿真里的“最优阻抗”和实测里真正的最优阻抗永远有偏差，差别只是多少而已。所以不要指望一次仿真就精准定位，要把牵引结果当作一个“最优区域”来对待，让匹配网络覆盖整片区域，这样设计容差才够大。

第三，偏置电路对谐波的影响往往比想象中大。漏极馈电如果用一个长四分之一波长的高阻线加旁路电容，它对二次谐波和三次谐波的影响就可能改变整个谐波端接条件。每次做完负载牵引都说效率怎么上不去，最后发现是偏置电路把谐波短路条件破坏了，这种情况我遇到不止一次。

第四，源牵引别因为偷懒就跳过。特别是高频功放，源端匹配对增益和线性度的影响非常直接。哪怕前期时间紧张，至少也要做一轮源牵引确认输入匹配方向，否则后面实测调增益会非常痛苦。

功放设计的核心从来都不是50Ω阻抗，而是在特定的源阻抗和负载阻抗环境下，让晶体管工作在最优的电压电流波形状态。负载牵引和源牵引就是帮你找到这个最优状态的工具。把这套方法论真正用起来之后，你会发现功放设计从“靠经验试”变成了“按图索骥”，效率高得多，也靠谱得多。