简介:这份资源围绕Ka波段功率放大器设计展开,面向毫米波MMIC设计方向的研究生、射频工程师以及正在做功放课题的学习者,回应的是Ka波段(26.5~40 GHz)无线通讯系统中功率合成效率偏低的实际问题。压缩包内仅1个docx文档,约1.25MB,属于篇幅紧凑的技术设计说明,便于快速通读整体方案。文档基于WIN 0.15 μm pHEMT E-Mode工艺,采用4级共源级联与输出级8管功率合成结构,提出一种针对直通模式通孔电容(MIM VIA)的改进技术,通过去除顶层金属与层间通孔、换入所需电介质层并铺设连续顶层金属,降低匹配网络间的耦合电容与插入损耗。读者可据此了解八路功合器的设计流程、双匹配网络模型的电磁仿真与耦合电容拟合方法,以及负载牵引、RC稳定网络等关键环节。实测指标显示,功放在33~37 GHz内小信号增益31±1 dB,饱和输出功率31.8 dBm,功率附加效率23.5%。目前已有168人学习。
1. 30 GHz 功放选 0.15 μm GaAs pHEMT,卡点其实在器件层
做 30 GHz、1 W 量级的功率放大器,选 0.15 μm GaAs pHEMT 的人多半冲着三件事:4–6 V 低压单电源、Ka 波段还能拿出 8–10 dB 单级增益、流片成本比 GaN 低一档。但真正卡住指标的通常不是匹配拓扑,而是器件本身:功率密度只有 0.3–0.5 W/mm,GaAs 热导率比 GaN 低三倍多,结温一过 130 ℃ 增益和 PAE 一起往下掉;击穿电压十几伏,负载线一摆就顶到膝点。把这类 Ka 波段功率放大器设计拆开,决定成败的是四段——器件尺寸怎么定、单级最佳负载怎么找、多路合成后回退效率还剩多少、版图寄生与模型差多少。下面按这四段走,给出可以直接抄的计算脚本和参数表,前提是手上有工艺厂 PDK 和 0.15 μm pHEMT 的大信号模型。
2. 0.15 μm GaAs pHEMT 的器件约束与模型取舍
2.1 fT/fmax、击穿电压与功率密度三个硬约束
pHEMT 的做法是在 GaAs 缓冲层上应变生长 InGaAs 沟道,靠 δ 掺杂把二维电子气浓度拉到 2×10¹² cm⁻² 量级,再用 T 型栅把栅长压到 0.15 μm,同时把栅电阻控制住。商用 0.15 μm 耗尽型器件的 fT 通常落在 80–110 GHz,fmax 更高一些,取决于增益和栅阻。工程上的经验判据是工作频率不超过 fmax 的三分之一,30 GHz 正好在舒适区里,单级 8–10 dB 增益不难拿。
真正需要反复掂量的是电压和功率。栅漏击穿 BVgd 一般 10–15 V,看着够,但膝点电压 Vk 就有 1.0–1.5 V,实际工作 Vds 只能取 4–6 V,留给电压摆幅的空间比想象中窄。功率密度在 Ka 波段会掉到 0.3–0.5 W/mm,比 X 波段低一截,原因是输出匹配的 Q 值高、金属和介质损耗随频率上升、器件寄生在 30 GHz 已经不可忽略。
| 参数 | 典型范围 | 对功放设计的影响 |
|---|---|---|
| 栅长 Lg | 0.15 μm | 决定 fT/fmax 上限 |
| fT | 80–110 GHz | 30 GHz 单级可用增益 8–10 dB |
| fmax | 150–200 GHz | 决定最大稳定增益与匹配 Q 值 |
| BVgd | 10–15 V | Vds 取 4–6 V,留 2 倍电压余量 |
| 膝点 Vk | 1.0–1.5 V | 压缩电压摆幅,抬高 Ropt 计算误差 |
| 功率密度 @30 GHz | 0.3–0.5 W/mm | 直接决定总栅宽 |
| 热导率 | GaAs 约 46 W/(m·K) | 功率密度上限的真正来源 |
| Gmax @30 GHz(4×50 μm) | 10–12 dB | 级联增益预算的起点 |
提示:上表只能当量级参考,任何一列的具体数字都必须以手上 PDK 的实测统计值为准,不同工艺厂的 InGaAs 组分和钝化方案差别很大。
2.2 小信号模型和大信号模型:什么时候换
小信号模型(常见的是 16 元件 FET 等效电路)只服务于两件事:匹配网络综合和稳定性判断。它的偏置点单一,通常取 Vds=5 V、Idq 为 25% Idss 这一档,S 参数在 0.1–40 GHz 拟合到位就够用。做大信号仿真时必须换成 EEHEMT、Angelov 或 Curtice 这类非线性模型,因为它们要描述 gm 压缩、Cgs 随 Vgs 变化、Rds 的非线性以及自热。
我在提取流程上一般按三步走:多偏置点小信号 S 参数拟合几何电容和寄生电阻;脉冲 I-V 扫出等温特性曲线,避开自热把 I-V 拉弯;最后用 Pout、PAE 随 Pin 的扫描曲线拟合大信号参数。最容易踩的坑是模型外推——PDK 模型往往只在 Vds=3–5 V 标定过,一旦把 Vds 推到 6 V 去榨功率,仿真出来的 Psat 会偏乐观 0.5–1 dB,自热参数没标定的模型偏差更大。
验收标准可以量化:在 30 GHz 处,仿真与实测的 |S21| 差超过 1.0–1.5 dB,就不要拿这个模型去做匹配综合,先回去重新提取。
2.3 从目标 Pout 反推总栅宽与结温
栅宽不是拍脑袋定的,从输出功率倒推最直接。下面这段脚本把合成路数、合成器插损、功率密度、PAE 和热阻串在一起算,跑一次就知道器件尺寸和结温是否同时过关。
import math TARGET_POUT_DBM = 30.0 # 合成后目标输出功率 N_WAY = 4 # 末级合成路数 COMBINE_LOSS_DB = 0.8 # 合成器插损,Ka 波段 Wilkinson 常见 0.5~1.0 dB PD_W_PER_MM = 0.40 # 30 GHz 功率密度,保守取值,取自 PDK 实测 PAE = 0.30 # 末级饱和 PAE RTH_PER_MM = 45.0 # 每毫米栅宽热阻 K/W,需向工艺厂确认衬底减薄与 via 方案 T_AMB = 85.0 # 基板/环境温度 # 单路需要的输出功率,dBm 折算回瓦 p_branch_dbm = TARGET_POUT_DBM - 10 * math.log10(N_WAY) + COMBINE_LOSS_DB p_branch_w = 10 ** ((p_branch_dbm - 30) / 10) wg_mm = p_branch_w / PD_W_PER_MM # 单路总栅宽 pdc_w = p_branch_w / PAE # 直流功耗 pdis_w = pdc_w - p_branch_w # 需要散掉的热 rth = RTH_PER_MM / wg_mm # 该栅宽下的热阻 tj = T_AMB + rth * pdis_w # 沟道结温 print(f"单路输出 {p_branch_dbm:.2f} dBm ({p_branch_w * 1000:.0f} mW)") print(f"总栅宽 {wg_mm * 1000:.0f} um,按 8 指分解为 {wg_mm * 1000 / 8:.0f} um/指") print(f"单管耗散 {pdis_w:.2f} W,热阻 {rth:.1f} K/W,结温 {tj:.0f} C")按这组参数跑出来是:单路 24.8 dBm(约 300 mW),总栅宽约 750 μm,拆成 8 指、每指 94 μm;单管耗散 0.70 W,热阻约 60 K/W,结温约 127 ℃。
脚本的逻辑顺序是「功率→栅宽→热」,参数里最敏感的是功率密度和热阻这两项。功率密度每降 0.05 W/mm,总栅宽要多出 12% 左右;热阻取决于衬底减薄厚度和 via 密度,减薄到 50 μm 并密集布 via 通常能把 RTH_PER_MM 压到 35–40 K/W 量级。
如果算出来结温超过 150 ℃,只有三条路:把功率密度降到 0.3 W/mm 换尺寸、增加 via 密度并减薄衬底、或者把合成路数从 4 路加到 8 路把单管做小。第三条最有效但代价最大,因为回退效率会进一步恶化,这一点在第 4 章会具体算。
单指宽度的选择也有讲究:50–100 μm 之间比较稳妥,指太长会让沿栅方向的相位不一致,增益和效率都掉;指太短则版图面积和互连寄生上去了。多指结构的源极必须用 via 直接下地,不能用空气桥绕,否则源极电感在 30 GHz 会明显吃掉增益。
3. 单级功放综合:负载牵引、稳定网络与 Ka 波段匹配
3.1 先用 Cripps 负载线法定 Ropt,再上负载牵引精扫
直接开 load-pull 扫圆是浪费机时,先用负载线法粗估最优负载的实部,把扫描圆心定下来。AB 类工作点下常用的公式是 Ropt ≈ (Vds − Vk)² / (2·Pout)。
import math VDS, VK, POUT_W = 5.0, 1.2, 0.30 # 工作电压、膝点电压、单管输出功率 ropt = (VDS - VK) ** 2 / (2 * POUT_W) # 粗估最优负载实部 zq = math.sqrt(50 * ropt) # 若用单节 lambda/4 变换,特性阻抗取几何平均 print(f"Ropt 粗估 {ropt:.1f} ohm,lambda/4 变换段 {zq:.1f} ohm") # 参考负载反射系数,用于确定 load-pull 扫描圆心 gamma0 = (ropt - 50) / (ropt + 50) print(f"对应参考反射系数 {gamma0:.3f}")算出来 Ropt 约 24 Ω,λ/4 变换段阻抗约 34.7 Ω。这个值只能当起点,理由有两个:一是公式忽略了膝点随电流变化和谐波成分,误差常在 20%–30%;二是器件输出端有 Cds 和焊盘电容,实际最优负载往往实部更小(10–25 Ω)并带 +j10 到 +j20 Ω 的感性,匹配网络要顺带做电抗补偿。
在 ADS 里做负载牵引时,扫描圆心按上面算出的 Γ 设置,半径取 0.2/0.4/0.6/0.8 四圈,激励功率取线性区再加 3 dB,观察 Pout 等值线和 PAE 等值线。两组等值线的圆心几乎不会重合,选点就是在这两者之间折中,窄带应用优先选 PAE 高的点。
| 负载牵引设置项 | 建议取值 | 说明 |
|---|---|---|
| 激励频率 | 中心频点单独扫 | 先单点定负载,再回来看带宽 |
| 激励功率 | Pin@1dB压缩点 + 3 dB | 保证进入饱和区,等值线才收敛 |
| 扫描半径 | 0.2 / 0.4 / 0.6 / 0.8 | 半径过大意义不大,实部过小效率塌 |
| 基波阻抗 | 待优化变量 | 就是最终匹配网络的目标 |
| 二次谐波阻抗 | 先固定 50 Ω | 之后再做谐波调谐优化 |
| 环境温度 | 按实际基板温度设 | 影响 PAE 等值线位置 |
3.2 稳定性:K 因子、μ 因子与低频段的隐藏风险
Ka 波段器件的 S12 很小,26–40 GHz 内 K 通常大于 1,真正危险的是低频段。2–10 GHz 之间增益高、反馈路径完整,很容易出现 K<1,最后表现为加电就振荡或者一上大信号就自激。
判据用 K 因子最直接,K>1 且 |Δ|<1 是无条件稳定的充分必要条件;μ 因子更直观,μ>1 就稳定,而且能直接反映稳定余量。
import numpy as np import skrf as rf fet = rf.Network('fet_4x50um_vds5_idq25.s2p') # 探针台测得的全频段 S 参数 s = fet.s delta = s[:, 0, 0] * s[:, 1, 1] - s[:, 0, 1] * s[:, 1, 0] k = (1 - np.abs(s[:, 0, 0]) ** 2 - np.abs(s[:, 1, 1]) ** 2 + np.abs(delta) ** 2) / (2 * np.abs(s[:, 0, 1] * s[:, 1, 0])) mu = (1 - np.abs(s[:, 0, 0]) ** 2) / ( np.abs(s[:, 1, 1] - delta * np.conj(s[:, 0, 0])) + np.abs(s[:, 0, 1] * s[:, 1, 0])) bad = [(f, kv, mv) for f, kv, mv in zip(fet.f, k, mu) if kv < 1 or mv < 1] for f, kv, mv in bad: print(f"{f / 1e9:7.3f} GHz K={kv:6.2f} mu={mv:6.2f}") print(f"不稳定频点数 {len(bad)} / {fet.f.size}")这段脚本把不稳定频点全部列出来,方便判断要不要加稳定网络。判断标准是:如果只有 10 GHz 以下异常,用栅偏置上的 RC 到地就能解决,R 取 10–50 Ω、MIM 电容取 5–10 pF,把低频增益压下去;如果 20 GHz 以上也压不住,才考虑源极串联电感负反馈。源极电感用一小段短微带实现,量级在 20–50 pH,代价是增益和输出功率都会下降,所以够用就停。
注意:稳定网络千万别加在输出端。输出端的电阻会直接吃掉输出功率,在 Ka 波段每 1 Ω 串联电阻可能带来 0.3 dB 以上的功率损失。
3.3 Ka 波段匹配网络与偏置馈电:λ/4 只有 0.8 mm
0.15 μm GaAs 工艺常用的传输线是薄膜微带(TFMS),在 GaAs 上做 5–10 μm 的 BCB 或聚酰亚胺介质层,再电镀 2–3 μm 金。相比直接在 100 μm 厚 GaAs 上做微带,薄膜微带的线宽更合理、损耗更低、也更容易做高阻线。
30 GHz 下空气波长 10 mm,若介质有效介电常数在 8–9 之间,波导波长约 3.4 mm,λ/4 只有 0.85 mm 左右。这个尺寸下偏置馈电再用 λ/4 高阻线就很挤,通常换成扇形短截线(radial stub),半径 0.4–0.5 mm 就能在 30 GHz 提供低阻抗到地路径,而且带宽比 λ/4 线宽。
线宽可以先用 Hammerstad 反解公式估一下,再去 LineCalc 或 EM 里校准。
import math def ms_width(z0, h_um, er): """Hammerstad-Jensen 反解微带线宽,返回单位 um""" A = z0 / 60 * math.sqrt((er + 1) / 2) + (er - 1) / (er + 1) * (0.23 + 0.11 / er) B = 377 * math.pi / (2 * z0 * math.sqrt(er)) if A > 1.52: w_h = 8 * math.exp(A) / (math.exp(2 * A) - 2) else: w_h = (2 / math.pi) * (B - 1 - math.log(2 * B - 1) + (er - 1) / (2 * er) * (math.log(B - 1) + 0.39 - 0.61 / er)) return w_h * h_um H_UM, ER = 8.0, 2.9 # 8 um BCB,er 约 2.9 for z in (50.0, 34.7, 70.7): print(f"{z:5.1f} ohm -> 线宽 {ms_width(z, H_UM, ER):5.1f} um")50 Ω 对应 20 μm 量级的线宽,34.7 Ω 的变换段大约 45 μm,70.7 Ω 高阻段大约 10 μm。窄线在 Ka 波段损耗明显,所以高阻段尽量短,能用扇形短截线替代的地方就替代。
匹配网络的拓扑我在 Ka 波段一般按这个顺序试:先做单节 λ/4 变换看能不能覆盖 10% 带宽;不够就换两节阶梯或者低通型 LC 网络,用串联高阻线加并联电容的形式,好处是兼做谐波抑制。至于网上常见的 E 类射频功率放大器开关模式思路,30 GHz 下器件寄生和驱动损耗会吃掉大部分效率收益,窄带 Ka 波段功放更常见的做法仍是深 AB 类,再叠加二次谐波调谐逼近 F 类。低频里常见的沃尔曼结构属于宽带级联思路,它会把电压摆幅需求放大,而 0.15 μm pHEMT 的击穿电压只剩十几伏,窄带毫米波功放里优先级不高。
4. 多级合成与版图:增益预算、合成效率与热设计
4.1 三级增益预算与级间匹配的稳健做法
单级增益在 Ka 波段拿不到 25 dB,必须多级。级数越多,低频振荡风险越大,所以级间匹配我倾向于每级各自匹配到 50 Ω 再级联,而不是级间直接共轭匹配。后者的峰值增益更好看,但失配带来的增益起伏和稳定性问题在多级里会被放大。
| 级 | 器件尺寸 | 偏置 | 单级增益 | 输出功率 | 备注 |
|---|---|---|---|---|---|
| 输入级 | 4×50 μm | Vds 5 V,Idq 25% Idss | 10 dB | 14 dBm | 增益为主,输出匹配按小信号优化 |
| 驱动级 | 8×75 μm | Vds 5 V,Idq 25% Idss | 9 dB | 23 dBm | 输出端接 1:4 分配网络 |
| 末级 | 8×100 μm ×4 | Vds 5 V,Idq 25% Idss | 8 dB | 25 dBm/路,合成后约 29.2 dBm | 4 路 Wilkinson 合成 |
按这张表,输入 4 dBm 就能推出 29 dBm 左右,总增益约 25 dB。分配网络按 4 路算,每路分到 23 − 6 + 0.8 ≈ 17 dBm,加上末级 8 dB 增益正好到 25 dBm,回过来验证了末级器件尺寸的选法。
级间电平要逐级核对:驱动级输出 23 dBm 已经接近它的 1 dB 压缩点,意味着末级基本工作在线性区边缘。如果系统要求更好的线性度,把驱动级放大一号,或者整体回退 2 dB 使用。
4.2 功率合成怎么选:Wilkinson、Lange 与片上变压器
Ka 波段的合成器选型基本在这三种里挑,取舍点集中在插损和面积上。
| 结构 | 相对带宽 | 插损 | 面积 | 适用场景 |
|---|---|---|---|---|
| 单节 Wilkinson(λ/4) | 10%–20% | 0.4–0.8 dB | 中 | 窄带,最常用 |
| 两节 Wilkinson | 30%–40% | 0.8–1.2 dB | 大 | 需要覆盖整个 Ka 波段 |
| Lange 耦合器 | 一个倍频程 | 1.0–1.5 dB | 中 | 宽带,交指线工艺要求高 |
| 片上堆叠变压器 | 40%–50% | 0.6–1.2 dB | 小 | 面积受限,需精细 EM 仿真 |
合成器的插损是直接写在效率上的:0.8 dB 插损意味着效率掉约 17%。所以窄带应用优先选单节 Wilkinson,把带宽省下来的插损换成效率。
但合成结构真正的代价不在插损,而在回退。四路合成时每一路都在 6 dB 回退下工作,如果每路按饱和 PAE 40% 设计,实际工作点效率会掉到一半左右。
import math PAE_SAT_DBM = 25.0 # 单路饱和输出 PAE_SAT = 0.40 # 单路饱和 PAE for p_work in (25.0, 22.0, 19.0, 16.0): backoff = PAE_SAT_DBM - p_work # AB/B 类近似:效率随回退按 sqrt 关系下降,即每 6 dB 回退效率减半 pae = PAE_SAT * 10 ** (-backoff / 20) print(f"单路工作点 {p_work:5.1f} dBm,回退 {backoff:4.1f} dB,效率约 {pae * 100:4.1f}%")跑出来的曲线会在 6 dB 回退处给出约 20% 的效率。这条规律决定了整个设计的取向:如果系统只需要峰值功率附近的短脉冲工作,四路合成没问题;如果是连续波或者高 PAPR 调制信号,四路合成就很吃亏,应该考虑两路合成加更大的单管器件,或者引入 Doherty、包络跟踪这类回退效率增强手段。
4.3 版图寄生、过孔与 EM 联合仿真
30 GHz 下金在 30 GHz 的趋肤深度约 0.45 μm,所以 2–3 μm 的电镀金厚度绰绰有余,表面电阻主要由粗糙度决定,EM 仿真里是否设置表面粗糙度,对插损的影响能到 0.1–0.2 dB。
源极 via 是版图阶段最容易被低估的一项。via 电感在 20–40 pH 量级,在 30 GHz 对应 4–8 Ω 的感抗,它会降低增益、改变稳定性,还会抬高源极电位。做 EM 时 via 绝不能简化成一个理想地对,必须按实际孔径和深度建模仿真。
EM 与电路的联合方式我一般这样安排:无源部分(输入匹配、级间匹配、偏置馈电、合成器)单独做 EM,导出 S 参数文件;有源器件用 PDK 模型;两边在 HB 里联仿。不要整版一起 EM 之后直接扔进 HB,收敛慢且很难定位问题。
导出多个无源网络之后,可以用脚本先串起来看通带回波损耗预算,再决定要不要重做某一级。
import skrf as rf # EM 导出的无源网络,按信号流向级联 inp = rf.Network('em_input_match.s2p') inter = rf.Network('em_interstage.s2p') comb = rf.Network('em_output_combiner.s2p') path = inp ** inter ** comb # scikit-rf 的 ** 表示二端口级联 f_ghz = path.f / 1e9 for f, s11, s21 in zip(f_ghz, path.s[:, 0, 0], path.s[:, 1, 0]): if 26.0 <= f <= 40.0 and (abs(s11) > 0.25 or abs(s21) < 0.95): print(f"{f:6.2f} GHz S11={20 * __import__('math').log10(abs(s11)):6.2f} dB " f"S21={20 * __import__('math').log10(abs(s21)):6.2f} dB") print(f"无源网络总插损 {20 * __import__('math').log10(abs(path.s[30, 1, 0])):.2f} dB @ 带内中心")这段脚本做两件事:找出带内回波损耗超过 −12 dB 或者插损大于 0.45 dB 的频点,以及给出无源通路的总插损。总插损就是效率预算里必须预留的那一块,它和合成器插损一起决定了最终的 PAE 上限。
4.4 热与可靠性:结温和电流密度两条红线
GaAs 的热导率约 46 W/(m·K),同样耗散 0.7 W,GaN 器件可能只升温 20 ℃,GaAs 会升 40 ℃ 以上。所以结温必须当成一级指标来管,而不是设计完再验一下。
| 失效机理 | 触发条件 | 版图与工艺对策 |
|---|---|---|
| 栅金属电迁移 | 栅电流密度过高、Tj 偏高 | 加粗栅极馈线,降低单指电流 |
| 沟道热载流子退化 | 高 Vds 加高温长期工作 | Vds 从 5 V 降到 4.5 V,或降额使用 |
| via 自热与电阻上升 | via 数量不足、孔径偏小 | 增加 via 密度,衬底减薄到 50 μm |
| 装配热阻过大 | 导电胶粘接、载体材料热导差 | 用 AuSn 共晶焊到 CuW 或金刚石载体 |
Vds 从 5 V 降到 4.5 V 会让 Ropt 略微下降、输出功率损失约 0.3–0.5 dB,但结温能降 10 ℃ 以上。对长期连续工作的场景,这笔交换通常是划算的。
5. 从 HB 仿真到在片实测:收敛排错与偏差归因
5.1 HB 收敛问题的排查顺序
大信号仿真跑不起来,九成是设置问题而不是电路问题。按这个顺序查:先单独跑 DC 工作点,确认 Idq 落在 25% Idss 附近;再把 HB 阶数从 7 降到 5,牛顿迭代次数放宽到 100,收敛容差先放到 1e-4 跑通再收紧;最后检查大电容初始值和偏置源的串联电阻,偏置网络里串 5–10 Ω 电阻能让收敛容易很多。
收敛之后不要只看 Pout 数字,先看 Vds 时域波形:如果波形明显超出膝点甚至过零,说明驱动过强或者负载阻抗选错了;再看谐波分量,二次谐波如果落在带内,说明输出匹配的谐波抑制没做好。
5.2 在片校准:S 参数和功率要分开做
小信号用 LRRM 或 TRL 校准件把参考面推到探针尖端,再用去嵌结构把 pad 电容和馈线去掉。Ka 波段的 GSG 探针 pad 电容在 30–50 fF 量级,不去嵌的话在 30 GHz 能带来好几个 dB 的相位误差。
功率测试要单独校准到 DUT 参考面,功率计在探针端定标,把电缆和探针的插损算进去——Ka 波段探针插损通常在 1.0–1.5 dB,忘了这项会让实测 Psat 凭空少 1 dB 以上。扫描时 Pin 从 −10 dBm 爬到 +15 dBm,同时记录 Pout、增益和 PAE,1 dB 压缩点定义为增益下降 1 dB 的那一点。
| 实测现象 | 常见原因 | 排查方法 |
|---|---|---|
| 增益比仿真低 1–3 dB | via 电感未进 EM、模型 S21 偏乐观 | 逐级对比小信号 S21 |
| Psat 低 1–2 dB | 自热效应、模型未标定热参数 | 用脉冲突发功率测量对比 |
| PAE 明显偏低 | 合成器插损、偏置线损耗未计入 | 单独测合成器和偏置网络 S 参数 |
| 带内增益起伏大 | 级间失配、去嵌不干净 | 逐级测 S 参数,检查参考面 |
| 低频自激 | 全频段 K<1 | 扫 0.1–40 GHz 的 K 和 μ,加栅极 RC |
把脉冲 I-V 和脉冲突发功率测出来,回填大信号模型的自热参数,是把仿真和实测对齐到 1 dB 以内最省力的一条路。
本文还有配套的精品资源,点击获取