企业官网建设流程全解析

共源极、共栅极、源随器，这三兄弟在模拟集成电路设计里，就像是武侠小说里的基本招式，练不扎实，后面的运放、带隙基准、LDO统统都是空中楼阁。我见过太多人背了一堆公式，结果面试官问一个“为什么共栅极输入阻抗低”就当场卡壳。这篇就专门把这三种单级放大器（One-Stage AMPs）的小信号分析掰开揉碎，从等效电路推导到工程直觉，再到仿真验证，全部走一遍。不管你是正在啃教科书的学生，还是刚转行做模拟IC的工程师，按这个思路捋一遍，基本就不会再搞混了。

1. 先把三兄弟认清楚：CS、CG、SF各自的性格与用场

1.1 共源极（CS）：模拟设计里的“主力放大器”

共源极放大器，输入信号从栅极进，输出从漏极取，源极接交流地（通常是直接接地或者通过电流源偏置）。为什么叫“共源极”？因为输入输出共用的参考端是源极，在小信号等效电路里源极通常就是个交流地。

CS是所有单级放大器里增益能力最强的结构，也是绝大多数运放输入级和中间增益级的基础。它的核心特点是反相放大，输出与输入相位差180度。这个看似简单的特性，在设计反馈环路时特别重要，极性和相位判断错了，整个系统的稳定性分析就全完蛋。

在电路里的典型位置是：运放的第一级差分对其实本质就是两个CS管的对称变体；带隙基准里的运放增益级也常常是CS结构；甚至很多LDO的误差放大器第一级，说白了都是一只工作在饱和区的CS管挂一个负载。所以你搞懂了CS，等于把模拟设计里最常用的“增益来源”握在手里了。

1.2 共栅极（CG）：低阻抗输入的“电流搬运工”

共栅极放大器，信号从源极进，输出从漏极取，栅极接交流地。它的核心身份是电流缓冲器，也就是说输入电流在源极“进来”，经过管子之后从漏极“出去”，电压增益虽然也是正的，但它真正的价值在于阻抗变换。

CG最著名的标签是：输入阻抗低，约等于1/gm。比如gm=1 mS时，输入阻抗就大约是1 kΩ。这个特性在射频电路、电流模式信号处理、以及需要匹配低阻信号源的场景里非常吃香。很多教科书用CG做电流输入到电压输出的转换，就是这个原因。

另一个容易被忽略的点：CG没有密勒效应，因为栅极交流接地后，Cgd（或者说栅漏电容）不再被放大，高频性能相当好。这也是为什么有些宽带放大器会选择CG作为输入级。后面第四章我会专门把输入阻抗的推导细节展开讲，这里先记住“低阻输入、高阻输出、同相放大、带宽高”这个整体画像。

1.3 源随器（SF）：输出端的“电压陪跑员”

源随器，也叫共漏极放大器，信号从栅极进，输出从源极取，漏极交流接地。它的增益小于1但非常接近1，输出和输入同相，核心作用是电压缓冲，把上一级的高输出阻抗转换成低输出阻抗，去驱动下一级的负载。

如果说CS是“放大主力”，那SF就是“陪跑员”——它不负责增益，负责的是电流能力。你想想，一个CS管带很大的电容负载时，带宽会被拉得很惨；如果后面接一个SF，SF用自己的低输出阻抗去给电容充电，整个速度立马就不一样了。

SF还会顺手做一个电平移位。因为VGS本身有个大约几百毫伏的压降，所以输出的直流电平会比输入低一个VGS。这在运放输出级、Bandgap的钳位电路、甚至电平转换电路里都是故意利用的。后面第五章我会给出完整的增益和输出阻抗推导，特别是体效应gmb的影响，这个很多人推导时会漏掉。

2. 小信号分析前的“常识补课”：模型、偏置与三个必算指标

2.1 用对MOS小信号模型，推导就成功一半

小信号分析，本质上就是把管子当成一个线性化的受控源来算。MOS管在饱和区的低频小信号模型长这样：栅极悬空（输入阻抗无穷大），漏极和源极之间有一个电流源gm乘以Vgs，同时并联一个输出电阻ro；如果源极和衬底不短接，还会有一个体效应电流源gmb乘以Vbs。

很多人在这一步就开始出篓子：拿一个共源极电路，算增益时只写gm乘以负载电阻，完全忽略ro的并联分压作用。在0.18μm、0.13μm甚至更老的工艺里，ro可能几十千欧甚至上百千欧，忽略也差不了太多。但到了28nm以下，ro可能只有几千欧，这时候再忽略ro，手算结果和仿真结果会差超过30%，基本等于白算。

体效应gmb也一样，只有当你确定源极和衬底交流电位完全一致时（比如源极直接接地、衬底也接地），才可以忽略gmb。否则，老老实实把它画在等效电路里。我的习惯是：先画完整模型，再根据具体情况删项，而不是一开始就做理想化假设，这样推导才不会漏。

2.2 饱和区偏置：所有公式成立的大前提

小信号模型里的gm、ro表达式，全部建立在MOS管工作在饱和区这个大前提下。公式gm = 2ID/VOV是饱和区甲类工作状态下的近似，ro = 1/(lambdaID)也是基于沟道长度调制效应推导的。如果你的管子实际上工作在深三极管区，那这些公式全都不适用。

所以拿到一个电路，第一步不是列方程，而是先做DC工作点检查，确认每个管子都满足 VDS ≥ VGS - VTH。我给学生的建议是：手算前先估算每个管子的漏极电压；比如共源极里RD压降太大会把漏极拉到过低，管子就可能进入三极管区，此时增益和带宽表现全部异常。

在仿真里，直接查DC operating point里的region字段，把每个管子都确认一遍在saturation区，是调试电路最重要的一步。很多新手仿真出来的增益和手算对不上，排查半天发现是偏置点压根不对。这个坑，我踩过至少四五次。

2.3 增益、输入阻抗、输出阻抗：设计师眼里的“三围”

小信号分析最终要回答三个问题：能放大多少倍、输入端“看进去”的阻抗多大、输出端“看进去”的阻抗多大。这三个指标分别叫电压增益Av、输入阻抗Rin、输出阻抗Rout，它们直接决定了你这个放大器能接在什么电路中间而不至于互相拖垮。

增益大家都很熟悉，但阻抗的意义常常被误解。打个比方：输入阻抗就像你去问别人问题时，对方愿不愿意停下手里的话听你说。如果你输出的信号本身带载能力很差（输出阻抗高），下一级的输入阻抗又太低，信号电压就会被拉下来，相当于你的话没人听见。反之，低输出阻抗就像一个嗓门很大的人，到哪都能把消息清楚传递给听众。

计算阻抗有一个通用方法：把相关的独立源都归零（电压源短路、电流源开路），在端口加一个测试电压源或者测试电流源，看流进端口的电流是多少，电压除以电流就是该端口的阻抗。这个方法我在后面三章的推导里会反复用。

3. 逐个拆解：共源极（CS）的完整小信号推导与设计直觉

3.1 画等效电路：从原理图到小信号模型的“三步走”

拿一个最基础的共源极电路：NMOS管M1，栅极接输入信号Vin，源极接地，漏极通过电阻RD接到电源VDD。先做三步：第一步，把直流电源VDD置为交流地；第二步，把M1替换成小信号模型（gm*vgs受控电流源并联ro，栅极悬空）；第三步，把RD直接画在漏极到地之间。

这时候你会发现整个电路清爽得可怕：输入信号直接加在栅源之间，vgs就等于vin；受控源gm*vgs在漏极端产生电流，往下流过ro和RD的并联组合；输出电压vout就取在这个并联电阻上。这里必须注意：vgs的极性定义是栅极相对源极的电压，源极接地，所以vgs = vin。

3.2 增益、输入阻抗、输出阻抗一套带走

根据3.1的等效电路，漏极节点电压 fout 满足：

• 受控源电流 gm*vgs 从漏极节点流出；
• 总电阻是 ro || RD；
• 电流方向和电压方向取反，所以 vout = -gm * vin * (ro || RD)；
• 于是电压增益 Av = vout/vin = -gm * (ro || RD)。

负号就是CS反相的证据，这个负号别嫌它烦，后面做负反馈时它是判断极性是否满足振荡条件的关键。如果把RD换成理想电流源（作为负载），RD趋向无穷大，增益就变成-gm*ro，这就是传说中MOS管能达到的最大本征增益，一般从20倍到60倍不等，具体看工艺参数。

输入阻抗就更简单了：栅极是绝缘层，往栅极看进去的直流电阻几乎无穷大。所以Rin约等于无穷大（考虑高频后会看到栅极电容，但低频小信号里就是∞）。输出阻抗呢？把输入信号源短路（vin=0，受控源gm*vgs也变成0，相当于开路），从输出端看进去，电路只剩ro和RD并联，所以Rout = ro || RD。

3.3 密勒效应：CS带宽的无形天花板

CS在低频是小能手，但频率一拉高就露怯，罪魁祸首就是密勒效应。栅极和漏极之间的寄生电容Cgd跨接在输入和输出之间，而输出端相对于输入端有 -gmRD 这么大的增益，导致从输入端看到的等效电容被放大了将近(1+gmRD)倍，这就是大名鼎鼎的密勒电容。

想象一下：RD=2kΩ，gm=5mS，增益大约是10倍，Cgd如果是0.2pF，那么从输入看的等效电容就是0.2pF乘以（1+10）≈2.2pF。这个电容再叠加Cgs，直接主导了输入端极点，带宽就卡住了。公式可以写成：

• 输入等效电容 C_in = Cgs + Cgd*(1 + gm*RD)
• 主极点频率 fp = 1 / (2piRsig*C_in)

其中Rsig是输入信号源的输出阻抗。如果你设计的是宽带放大器，就必须想办法削弱密勒效应，Cascode（共源共栅）结构的核心目的之一就是把CS的Cgd密勒效应抑制掉。这也是为什么高频放大器里CS很少单独出现的原因，不是它增益不行，而是带宽让人头疼。

4. 逐个拆解：共栅极（CG）的低阻输入与高频传说

4.1 画等效电路：栅极交流接地是CG的灵魂

共栅极的连接方式：输入电压从源极进，输出从漏极取，栅极接一个固定的偏置电压Vb，这个偏置电压在小信号分析里直接置为交流地。这一步，是整个CG分析的灵魂，栅极交流一接地，源端信号引起的Vgs变化就等于 -vin。

我见过很多人在这一步绕不过弯：输入明明加在源极，为什么vgs是负的？因为vgs定义为栅极减去源极，栅极是固定交流地（0V），源极是vin，所以vgs = 0 - vin = -vin。受控源的方向是按照vgs极性定义的，但电流方程里你只要记住它的大小是gm*vin即可，方向自己去匹配，最终增益算出来是正的。

带电阻负载的CG等效电路，小信号图如下：输入源连接源极，受控源 gmvgs（大小=gmvin）从漏极流向源极；ro跨接在漏源之间，RD接到漏极到地。由于输入源的内阻可能对信号有分压，很多教科书会强调用理想的跨导放大器或者电流源来驱动CG，因为CG的低输入阻抗导致电压源驱动时会吃很大的信号。

4.2 输入阻抗“1/gm”到底怎么来的

CG最引人注目的特性就是输入阻抗低。带上负载RD，我们来算一下从源极看进去的输入阻抗。方法：在源极加一个测试电压vx，计算流入该端口的电流ix，然后取Rin=vx/ix。

在低频小信号下，漏极电压被RD和ro决定，但如果我们先做一个合理的近似：ro远大于RD，忽略ro的分流。那么源极上每变化vx一点，Vgs就变化-vx，受控源的电流变化就是-gmvx（方向从漏到源），流过输入端口这股电流近似等于gmvx，于是得到Rin = vx / ix ≈ 1/gm。

如果考虑ro和RD的影响，公式会更歪一点：Rin = (ro + RD) / (1 + gm*ro)。当RD远小于ro时，近似成1/gm；当RD很大时，输入阻抗会略微上升。更严谨的版本还要把体效应gmb并进去，把公式里的gm换成gm+gmb。工程上最常见的情况是RD在几千欧量级，这时直接用1/gm估算基本没问题。

那为什么工程师喜欢用CG当电流输入级？因为对于一个电流信号源，我们希望输入级的输入阻抗越低越好，这样信号电流才不会被分流消耗掉。CG的1/gm刚好就能提供这种低阻抗的电流入口，配合漏极的RD，实现了电流到电压的放大，本质是一个跨阻放大器的基础版本。

4.3 没有密勒效应的CG，频率响应为什么这么好

CG没有密勒效应，很多人不理解。你看共源极的寄生电容Cgd跨接在栅漏之间，栅极是输入端，漏极是输出端，输入输出之间有反相放大，所以电容被放大了。但在CG里，栅极是交流地，输入在源极，输出在漏极，跨接在栅漏之间的Cgd一端接地，另一端接输出，它不存在从输入到输出的跨接放大，自然不参与密勒倍增。

所以CG的频率特性主要由两个极点决定：输入节点（源极）的电容和输出节点（漏极）的电容。输入节点看到的是Cgs和Cgb并联（通常还是小电容），输出节点看到的是Cgd加负载电容。只要把偏置电流和尺寸设计好，CG能做到远离密勒极限的宽带表现。

工程上，CG常常出现在高频放大器的输入级，比如共栅放大器做LNA的前端、TIA的输入级，就是看中它的低输入阻抗和宽频响。代价是什么呢？低输入阻抗意味着电压驱动时信号会被分压，输入电压摆幅需求大，噪声也没想象中那么友好。设计师得按应用来选择：要的是电压放大就优先CS/SF，要的是电流到电压的转化和宽频响应，CG才站上舞台中央。

5. 逐个拆解：源随器（SF）的电压跟随与输出驱动能力

5.1 画等效电路：输出从源极取样，漏极交流接地

源随器的接法：输入从栅极进，输出从源极取出，漏极接到VDD，VDD在小信号里是交流地。源极通常接一个电流源或者电阻到地，用来提供直流偏置电流。

画出小信号等效电路后你会发现：受控源gm*vgs产生电流从漏极流向源极，然后流过源极对地的电阻RS；同时输出点就在源极，vgs = vin - vout。这就是关键所在——输入和输出之间的差值就是栅源电压，受控源大小受这个差值控制。

如果衬底和源极没有短接，还要在源极和地之间加一个gmb*vbs的受控源，方向与gm受控源相同。因为源极电压就是vout，衬底接地，所以vbs = 0 - vout = -vout，这意味着体效应会把增益往下拽一点。很多教材里的SF推导不画gmb，结果仿真跟手算对不上，基本都是漏了它。

5.2 增益为什么总是比1小那么一点点

SF的增益推导其实是一个“负反馈”的过程。忽略ro，只考虑gm、gmb和RS，列KCL源极节点： (gm+gmb)*(vin - vout) = vout/RS。

解出来：Av = vout/vin = (gm+gmb)*RS / [1 + (gm+gmb)*RS]。分子和分母只差那个“1”，所以Av永远小于1，但非常接近1。当(gm+gmb)*RS远大于1时，Av趋近于1。实际电路里gm有毫西门子量级，RS做几百欧到几千欧，乘积很容易大于10，所以Av通常在0.8到0.95之间。

想要提高Av，有两个方向：一是增大gm，也就是增大偏置电流或者减小过驱动电压；二是增大RS，但RS太大会牺牲输出摆幅。工程上通常不会追求Av=1，0.85到0.95的跟随系数已经足够用了，因为SF的根本目的是阻抗变换，不是电压增益。

前面说体效应会让增益变差，就是因为gmb在分母上摊薄了受控源的总效果。如果能把衬底和源极短接（比如工艺允许的深N阱或者单独阱结构），gmb变零，增益就会更靠近1。这也是为什么有些SF设计非要麻烦地加一个单独的阱偏置。

5.3 输出阻抗小在哪：1/gm的直觉

SF的输出阻抗是它的招牌。从源极节点看进去，忽略ro的影响，输出阻抗 approx 1/(gm+gmb)，也就是“跨导的倒数”。这里给个直觉：SF本质上是一个电压-电流负反馈，它把输出电压的变化通过Vgs反馈到受控源，使流过受控源的电流改变，从而抑制输出电压的变化。抑制得越厉害，等效输出阻抗就越低。

很多人在面试时被这个问题问住：为什么源随器输出阻抗低？记住这个逻辑——输出电压有个微小上升ΔV，Vgs就会下降ΔV，受控源电流减小gm*ΔV，等效于从端口抽走电流，而这个电流量级被gm放大，所以端口电压被“拉回来”的能力很强。这就是负反馈的雏形。

如果实际源极还挂着一个偏置电阻RS到地，输出阻抗是RS和1/gm的并联，通常1/gm远小于RS，所以整体约等于1/gm。举个例子，偏置电流500μA，Vov=0.2V，gm=5mS，那么RS假设10kΩ，输出阻抗约等于200Ω，比CS动辄几千欧的输出阻抗低了一个数量级。这就是它适合驱动后级电容性负载的原因。

5.4 别忘了SF也在做电平移位

SF还有一个经常被利用的特性：电平移位。由于MOS管要保持导通，输出源极电压会比栅极电压低一个VGS，VGS通常是Vth加上Vov。所以当输入为1V时，输出大约在0.7V到0.85V附近，具体跟偏置电流和尺寸有关。这个直流差值在级联设计里可以用来跨电平。

比如带隙基准里经常用一个SF把运放的输出往下移一个VGS，再去驱动一个PNP阻抗网络；又比如推挽输出级的上半部分会用SF结构做电平配对。这种“电压平移但不改变信号形状”的功能，如果没意识到，调试时看到输出比输入低几百毫伏会一头雾水。其实，那不是错误，是SF的宿命，是迎合电路结构的主动设计。

6. 三兄弟同台竞技：公式对比、选型逻辑与常见误区

6.1 一张表看懂三者的核心指标对比

这张表做出来以后，很多同学考试前背公式就有了一个“锚点”：共源极是反相放大器，共栅极是同相但低输入阻抗，源随器是同相但低输出阻抗。慢着——CG和SF的电压增益极性都是同相，但它们的使命完全不一样，你只要根据输入输出阻抗的“错配”方向，就能快速判断某级电路扮演什么角色。

6.2 实战选型思路：放大、缓冲、移电平怎么挑

实战中，判断一级电路该用CS还是CG还是SF，核心逻辑是问三个问题：我需不需要电压增益？我需要的输入阻抗是低还是高？我需要的输出阻抗是低还是高？

如果你在做一个传感器的前端读出电路，传感器的输出阻抗很高，典型的比如光电二极管工作在光伏模式，它是一种电流源特性，等效内阻可高达几十兆欧。此时你需要一个低输入阻抗的端口，又希望带宽友好，那CG是非常自然的选型，它直接把电流信号转换成漏极的输出电压，同时低输入阻抗保证了信号电流几乎无损耗地进入放大器。

如果你做一个运放的输出级，前面已经有了很高的增益级，但增益级自身的输出阻抗大，带不动片外的大电容负载，那就在后面接一个SF。SF不负责增益，但把输出阻抗从几十千欧降到几百欧，负载能力立刻提升。如果你在设计一个低噪声的增益级，那CS是性价比之王，一个CS管加上电流源负载就能提供几十倍的本征增益，再把后级的噪声贡献通过增益压低，动态范围就上来了。

如果这三者要组合，Cascode（CS+CG）就是一个经典的“取长补短”方案：CS提供高跨导和高增益，CG抑制密勒效应并抬高输出阻抗。你想，CS吃亏在密勒，CG的低输入阻抗刚好来缓解CS输出节点的电压波动对输入侧的耦合。而SF则经常作为Cascode的输出缓冲，把高阻抗节点隔离出去。这一套下来，增益、带宽、驱动能力都有了。

6.3 我见过的三种典型翻车现场

第一种：把CS的增益直接当成-gm*RD，完全无视ro。这在老工艺可能误差不大，但在短沟道器件里误差极大。我就曾经帮一个学弟排查他设计的CS放大器，手算预期-20dB，仿真只有-10dB，排查到最后发现他把ro忽略了，而实际ro只有9kΩ，跟RD（10kΩ）几乎一样，并联之后电阻直接折半，增益整整少了6dB。记住：ro不是可选项，只要后级负载小于ro的1/10，忽略问题不大；一旦负载和ro可比，就必须带上。

第二种：算CG输入阻抗时直接写1/gm，但低gm情况下实际输入阻抗被RD抬升。如果gm只有0.5mS，RD却做到了50kΩ，公式 (ro+RD)/(1+gm*ro) 的结果会明显大于2kΩ。而且这个与负载有关的输入阻抗会破坏电流信号的精度，设计TIA时特别要小心。严谨做法是仿真完看一下小信号输入阻抗是否和手算一致，再决定要不要加输入并联电阻来压制。

第三种：SF输出阻抗计算只写1/gm，但衬底没短接，gmb又把输出阻抗抬了一个量级。0.18μm工艺下gmb/gm大约0.1到0.2，虽然不至于翻倍，但在高精度缓冲器里，0.2倍的偏差足以让输出级的驱动能力标称失真。面试时候盯着你问体效应，十有八九就是你漏了gmb这个分母项。建议：把所有源没接地的SF一律用 gm+gmb 来计算。

7. 手把手验证一遍：手工计算 + 仿真对照的完整流程

7.1 拿一个CS实例，把数算出来

我们用一组常见的0.18μm工艺参数做个练习：NMOS的μnCox=200 μA/V²，VTH=0.5V，λ=0.02/V（对应ro=50kΩ at 1mA，但我们偏置小一点）。设计一个CS放大器：

• 偏置电流ID = 500 μA
• VOV = 0.2 V
• 负载电阻RD = 5 kΩ

根据平方律公式，gm = 2ID/VOV = 20.5 mA / 0.2 V = 5 mS。ro = 1/(λID) = 1/(0.020.0005) = 100 kΩ。

不加后级负载时，增益 Av = -gm*(ro || RD) = -5 mS * (100k || 5k) ≈ -5 mS * 4.76k ≈ -23.8，折算成dB是27.5dB。别小看这27.5dB，一个CS管轻轻松松就有了。

输出摆幅估算：RD压降等于IDRD=0.5mA5k=2.5V，如果VDD=3.3V，漏极静态电压是0.8V，VDS=0.8V > VOV=0.2V，管子确实在饱和区。最大不失真输出摆幅大概可以在0.5V到3.0V之间，这就是为什么CS的摆幅常常受RD压降限制。

再算输入主极点：假设Cgs=0.3pF，Cgd=0.1pF，输入信号源内阻Rsig=1kΩ。密勒电容Cgd*(1+gmRD_eff) = 0.1pF(1+5mS4.76k≈24.8)≈2.58pF，加上Cgs总输入电容约2.88pF，主极点频率fp=1/(2π1k*2.88pF)≈55MHz。明白为什么宽带设计要牺牲增益来压密勒倍数了吧。

7.2 搭建testbench，跑AC分析验证

仿真第一步：定义工艺角、模型库，搭好原理图。用理想电流源做偏置，VDD=3.3V，加一个1V直流输入电压，检查DC工作点。查M1的VTH、VGS-VTH和VDS，确认饱和区；再查gm和ro，把仿真值和我们7.1节的手算值对照。

第二步：AC分析。在输入端加一个小信号1V的AC激励，在输出端测到的小信号电压就是电压增益。AC跑1Hz到1GHz，看低频下的增益模值。带RD=5kΩ的CS，仿真结果应该在-23dB到-28dB之间，具体取决于你用的精确模型是否含高阶效应。如果偏差大于2dB，回去检查偏置电流是否真的500μA，VOV是否被器件模型修正了。

第三步：查看输出阻抗。断掉负载（把后级断开），在输出端加AC电流源1A，测输出端电压，电压值就等于输出阻抗。RD并联ro的结果应该在4.7kΩ左右。输入阻抗更简单：在栅极加AC电压源，看流入栅极的电流，低频下应该趋近零。

更实用的一招：给输入端串一个大电阻Rsig，例如10kΩ，再跑AC，你会看到主极点明显向低频移动，这直接验证了输入电容密度勒效应的影响。我在教学设计里经常让学员分别跑开环和带源内阻两种情况，体会到“信号源内阻+输入电容”形成的极点才是现实瓶颈，比单纯背公式有感觉得多。

7.3 手算与仿真偏差的排查套路

如果出现手算和仿真对不上的情况，我通常按这个顺序排查：

先查DC工作点。三极管区还是饱和区？ID是否真的等于设计值？VOV是不是跟我假设的一样？我见过有人设定VOV=0.2V，结果仿真接口把宽长比算错了，实际VOV只有0.1V，gm翻倍，增益直接差3dB。这种问题不算模型不匹配，完全是自己设定没落实。

再查模型参数。μnCox、VTH跟工艺角有关系，你会发现tt corner下仿真值跟教科书参数差不了太多，但ff corner下gm可能增大20%。如果你在做产品设计，手算按典型值，仿真至少要同时扫ss和ff两个角，看看增益和带宽的分布范围。

还要注意小信号模型里的器件电容。仿真AC结果里的主极点频率跟你手算的密勒极点不一定完全一致，因为模型里还有Cgs、Cgd的电压相关性，以及源漏交叠电容。如果偏差超过30%，先确认Cgd取值合理，再考虑版图寄生和工艺电容模型差异。

最后一个常被人忽略的坑：仿真时的直流输入电平要设置合理。SF的话尤其注意，你输入1V，输出只有0.7V，如果后级接一个需要1.2V偏置的电路，整个工作点就废了。所以验证SF前，先手动调输入直流电平，让你的输出静态点正好落在目标区域。

不如直接从“看阻抗”入手来记这三兄弟？

说到底，CS、CG、SF的小信号分析并没有多么高深，难的是把每个结构的“性格”和工程场景对应起来。我个人在实际调试中总结出一个特别实用的记忆方法：看一个电路拓扑，先问“输入端口看进去是高阻还是低阻，输出端口看进去是高阻还是低阻”，然后就能推断它在系统里是干增益、还是干电流搬运、还是干缓冲驱动。

如果你正在准备面试，被问到“SF和CG都同相，区别是什么”，就抓住阻抗设计这个核心差异回答：SF是输入高阻、输出低阻的电压缓冲，CG是输入低阻、输出高阻的电流缓冲，两者差在了“谁适应谁”。这个小切入点，我在面试模拟工程师的时候，特别能看出候选人对电路本质有没有知行合一的理解。