企业官网建设流程全解析

一、岗位介绍

测试+验证+固件+软件+设计部门

半导体岗位(Fabless)：
1.IC设计 (俗称DE，Design)
2.IC验证(俗称DV，Design Verification)
3.芯片IP验证与诊断(俗称diag或CV，Chip Vacation)
4.芯片测试：ATE、SLT、BLT、BurnIn
5.产品工程师 (PE，Product Engineer)，一般负责对接产线测试员

1.数字验证 = 前端验证(UVM RTL仿真验证) + EMU仿真验证 + FPGA原型验证 + 硅后bringup

2.量产测试工序：CP(ATE) → 封装 → FT(ATE) → SLT -> BLT -> BurnIn -> PV(product validaiton)

3.ATE与SLT的职能区别：
(1)ATE-FT：
在测试机上，用硬件向量逐个 / 少量组合验证 IP 硬件好坏，查制造、封装带来的硬缺陷（短路、开路、IP 内部逻辑错误）。
①CP：Chip Probing，晶圆针测。ATE 的晶圆测试形态。
②FT：Final Test，终测。ATE 的成品封装测试形态。
(2)SLT：
在仿真整机板上，跑完整系统软件，让所有 IP 协同满载工作，查软硬件交互、多模块并发、热功耗、板级耦合带来的隐性失效。

二、工资

工资：DE > DV > CV ≈ 量产测试

三、职级

1.Junior Engineer —— 初级工程师 (L4)
2.Engineer —— 中级工程师 (L5)
3.Senior Engineer —— 高级工程师 (L6)
4.Staff Engineer —— 主管工程师 (L7)
5.Principal Engineer —— 首席专家工程师 / 技术专家 (L8)
6.Distinguished Engineer —— 杰出专家工程师 (L9)
7.Fellow —— 企业院士 (L10)

四、芯片行业的好处

芯片行业的好处：
1.职业寿命长，轻松到45岁甚至50-55岁【CV：算力 AI 芯片、服务器、车载芯片厂专属岗位】
2.不吃论文，吃工程经验、流片经验【术积累复利极强：3 年一套完整硅前 EMU + 硅后 SLT/BLT 流程经验，越老越吃香；】
3.被AI取代可能性小【芯片流片后必须 bringup/SLT/BLT/BurnIn，只要造芯片就离不开，不存在行业消失；】
4.工资不是最顶尖的，但是也在第一梯队

五、岗位描述 (JD，Job Description)

1.SLT/BLT

1.负责新产品SLT/BLT测试的工程导入
2. 负责SLT/BLT量产项目的生产管理
3.负责芯片SLT/BLT特性测试

• 负责新产品SLT/BLT测试的工程导入，包括测试方案确认，程序调试验收，相关治具的准备。
• 负责SLT/BLT量产项目的生产管理，协助工厂解决生产中异常问题。
• 负责测试数据整理分析，测试程序的持续优化，良率和覆盖率提升。
• 负责芯片SLT/BLT特性测试，以及与 FT/CP correlation。
• 协助芯片/板卡的诊断程序的验证与调试。
• 支持芯片/板卡失效分析。

加分项：
电子电路类专业背景，有SoC芯片bench验证/测试经验更佳。

2.CV：Chip Validation IP system

英文JD：
Department Introduction
Chip Validation IP system engineering department provides the following services based on IP behavior simulation models, hardware-accelerated emulation, FPGA, and Silicon platforms:
Bringup IP Function and Integration from pre-silicon(on EMU/FPGA) to post-silicon(on EVB)
Develop diagnostic and SLT test cases
Post-silicon hardware feature enablement and validation
IP related issue debug.
IP performance tuning and optimization

Job Responsibilities
By joining us, you will collaborate with the world’s leading CPU research team to design low-power and high-performance CPU products. Your job responsibilities include, but are not limited to:

System-Level Requirement Analysis: Collaborate with architects and designers to break down SoC requirements, formulate IP validation strategies, and create executable test plans.
Integration & Functional Validation: Develop and execute diagnostics and test cases on simulation, emulation, FPGA, and silicon platforms to validate IP features.
Performance Profiling & Characterization: Prepare and execute silicon power/performance profiling test cases for all IP paths and monitor interactions with CPU/system.
Debug & Silicon Issue Localization: Rapidly identify, reproduce, and isolate PCIE/UFS issues during validation cycles; expand and maintain a silicon diagnostic test suite for quick bug detection.
Cross-Functional Collaboration: Work closely with DV, firmware, and platform teams to resolve issues across RTL, software, and real-silicon domains.

Job Requirements
Strong knowledge of high speed I/O subsystems: PCIe, UFS, USB (2.0/3.x/4.x), DP, DSI, networking, etc.
Solid background in laboratory validation (oscilloscopes, protocol analyzers, logic analyzers).
Programming skills in C, familiarity with UEFI or Linux driver development
Scripting languages (Python or Shell).
Familiarity with ARM AMBA bus: AHB, AXI, NI700, CI700, etc.
Experience in FPGA/emulation validation platforms; hands-on experience with relevant hardware debug tools (e.g., TRACE32) is preferred.
Practical knowledge of bring-up and debug for I/O protocols at both hardware and firmware levels.
Strong analytical and troubleshooting ability for complex SoC systems.
Excellent communication skills for cross-team coordination.
Adaptability and self-motivation in a dynamic R&D environment.

Academic Credentials:
Bachelor’s or Master’s degree in Electrical Engineering, Computer Science, or related disciplines.
5+ years of hands-on experience in SoC or I/O subsystem validation, chip bring-up, or related fields.

Academic Credentials:
Bachelor’s or Master’s degree in Electrical Engineering, Computer Science, or related disciplines.
5+ years of hands-on experience in SoC or I/O subsystem validation, chip bring-up, or related fields.

中文JD：
部门介绍 芯片验证 IP 系统工程部门基于 IP 行为仿真模型、硬件加速仿真、FPGA 和芯片平台，提供以下服务：从芯片前（EMU/FPGA）到芯片后（EVB）的 IP 功能启动和集成；开发诊断和 SLT 测试用例；芯片后硬件功能启用和验证；IP 相关问题调试；IP 性能调优和优化。 工作职责 加入我们，您将与世界领先的 CPU 研究团队合作，共同设计低功耗、高性能的 CPU 产品。您的工作职责包括但不限于： 系统级需求分析：与架构师和设计师合作，分解 SoC 需求，制定 IP 验证策略，并创建可执行的测试计划。 集成和功能验证：在仿真、模拟、FPGA 和芯片平台上开发和执行诊断和测试用例，以验证 IP 功能。 性能分析和特性分析：准备并执行所有 IP 路径的芯片功耗/性能分析测试用例，并监控与 CPU/系统的交互。调试与芯片问题定位：在验证周期中快速识别、重现和隔离 PCIe/UFS 问题；扩展并维护芯片诊断测试套件，以便快速检测缺陷。跨职能协作：与设计验证 (DV)、固件和平台团队紧密合作，解决 RTL、软件和实际芯片层面的问题。职位要求：精通高速 I/O 子系统：PCIe、UFS、USB (2.0/3.x/4.x)、DP、DSI、网络等。具备扎实的实验室验证经验（示波器、协议分析仪、逻辑分析仪）。熟练掌握 C 语言编程，熟悉 UEFI 或 Linux 驱动程序开发。熟悉脚本语言（Python 或 Shell）。熟悉 ARM AMBA 总线：AHB、AXI、NI700、CI700 等。拥有 FPGA/仿真验证平台经验；具备相关硬件调试工具（例如 TRACE32）的实际操作经验者优先。具备硬件和固件层面I/O协议启动和调试的实践经验。拥有强大的分析和故障排除能力，能够处理复杂的SoC系统。具备出色的沟通能力，能够与跨团队协作。能够在动态的研发环境中保持良好的适应性和积极性。学历要求：电气工程、计算机科学或相关专业的学士或硕士学位。5年以上SoC或I/O子系统验证、芯片启动或相关领域的实践经验。

JD：
Senior/Staff Chip Validation Engineer
岗位职责
1.负责AI算力芯片CPU、NPU、多媒体、Camera及高速IP等子系统的硅前验证方案制定，完成FPGA/EMU平台验证规划与落地。
2.主导芯片子系统底层Bring-up、功能、性能及稳定性调试，定位软硬件问题，支撑芯片迭代与量产交付。
3.负责AI芯片D2D、C2C芯片间高速互联等特色场景的专项验证，完善验证用例与环境，保障验证完备性。
4.协同设计、验证、固件及算法团队，对齐验证标准，闭环验证问题，保障芯片功能与性能达标量产要求。

3.DV

岗位职责：
1.负责 IC 全流程验证工作，包括数模混合芯片或低功耗SOC芯片验证方案、技术评审、芯片级 / 核心模块级验证平台（Testbench）的设计、开发与落地。
2.与数字架构师和前端设计工程师紧密配合，阅读/理解design spec并撰写verification spec;
3.搭建验证平台与环境，阅读设计spec提取验证feature list以及testcase list；
4.运行regression收集coverage分析/提高coverage达到验收标准，撰写验证报告总结验证结果。
5.对现有UVM验证环境进行维护升级（UVM+python+Makefile）实现可复用、高扩展性的验证组件；
6.开发定向测试激励与约束随机激励，完成功能覆盖率、断言覆盖率的结果分析、优化与全量收敛闭环
7.配合完成芯片流片后的 bring up、实验室调试与量产测试工作，定位测试过程中的设计缺陷，解决问题，优化设计。