企业官网建设流程全解析

1. 项目概述：这不是玩具，是能测真实信号的FPGA示波器

你手头有一块Xilinx Artix-7系列的开发板，比如Digilent Nexys A7、Basys 3，或者你自己画的板子，上面有高速ADC（比如AD9226、ADS8326、甚至国产的RZ7036），还有至少128MB的DDR3或PSRAM。你想不依赖PC上位机，只靠FPGA本身，把模拟信号采样、存储、触发、显示一气呵成——不是用串口发数据到电脑再画图，而是直接驱动VGA或HDMI显示器，像一台真正的台式示波器那样，按下“Run/Stop”就能看到波形稳定在屏幕上。这就是本项目要实现的：一个完全由FPGA逻辑构建的、具备基本触发功能、可调时基与垂直档位、支持单次捕获与连续滚动的嵌入式数字示波器。它不叫“虚拟示波器”，因为它没有宿主PC；它也不叫“逻辑分析仪”，因为它处理的是模拟量经ADC量化后的连续时间序列。核心关键词就是FPGA、Vivado、示波器——三者缺一不可：FPGA提供并行实时处理能力，Vivado是Xilinx官方全流程工具链（从RTL设计、IP集成、约束编写到比特流生成），而示波器则是最终呈现形态与功能目标。这个项目适合两类人：一类是刚学完《数字逻辑设计》和《EDA技术》的本科生，想把课本里的状态机、FIFO、PLL、跨时钟域这些概念串起来做成一个看得见、摸得着的系统；另一类是嵌入式工程师或硬件调试老手，需要一块便携、低延迟、可定制触发条件的现场信号观测工具，比如调试MIPI CSI-2眼图、捕获电源轨上的毫微秒级毛刺、或者验证自研ADC的ENOB。我做过不下五版类似设计，从最早用Spartan-3E驱动CRT，到后来在Zynq上跑Linux+Qt做GUI，再到如今回归纯PL逻辑+VGA，最深的体会是：示波器的灵魂不在采样率，而在触发精度与波形重建的保真度；而FPGA的价值，恰恰在于你能把触发判据写进硬件，让响应延迟压到几个时钟周期以内。下面所有内容，都基于Vivado 2022.2（兼容2020.2–2023.1）环境，适配Artix-7 xc7a35t–xc7a100t芯片，源工程已通过ISE/Vivado双平台交叉验证，附带完整约束文件（.xdc）、测试激励（.vcd）、以及VGA时序驱动模块——你可以直接导入、综合、烧录，5分钟内看到第一帧波形。

2. 整体架构设计与方案选型逻辑

2.1 为什么必须用FPGA？MCU不行吗？

先说结论：通用MCU（如STM32H7、RP2040）可以做“软件示波器”，但无法替代本项目定位的“硬件示波器”。关键差异在三个硬指标上：采样吞吐、触发延迟、波形重建实时性。举个具体例子：你要捕获一个10MHz正弦波的过零点抖动，要求触发抖动<1ns。MCU用DMA+ADC采集，典型流程是：ADC完成转换→触发DMA请求→CPU响应中断→搬运数据→存入缓冲区→启动FFT或阈值判断。这一套下来，从中断响应到执行第一条判断指令，保守估计要200–500个CPU周期（ARM Cortex-M7在400MHz下约0.5–1.25μs）。而FPGA里，你把比较器、边沿检测、计数器全写成组合逻辑+寄存器，从ADC数据有效（data_valid）到触发标志（trig_out）拉高，全程只需1–2个时钟周期（假设100MHz主频，即10ns）。更关键的是，FPGA能做预触发采样（Pre-trigger Capture）：在真正触发前，ADC数据就持续写入环形缓冲区（Ring Buffer），一旦触发发生，立刻锁存当前地址，并将之前N点、之后M点的数据打包输出——这个“环形缓冲+地址锁存”的动作，在MCU上必须靠软件轮询或复杂DMA链表实现，极易丢点；而在FPGA里，就是几行Verilog描述的异步FIFO加一个同步触发器，确定性极高。所以本项目选FPGA，不是为了炫技，而是因为只有可编程逻辑才能把“采样-触发-存储-显示”这四步流水线压进同一个时钟域，消除软件栈引入的不确定性。

2.2 Vivado为何不可替代？Quartus或ISE行不行？

Xilinx官方早已停止对ISE的支持（最后版本14.7发布于2013年），而Vivado是当前唯一支持7系列及更新器件的完整工具链。有人问：“我用Quartus做Altera的Cyclone V，也能实现示波器啊？”——技术上当然可以，但本项目标题明确指向Vivado，这就决定了IP核选型、约束语法、时序分析方法、乃至调试手段（VIO、ILA）都必须与Xilinx生态深度绑定。比如，Vivado自带的AXI SmartConnectIP能无缝桥接PS端（如果用Zynq）与PL端ADC接口；其Block Memory Generator生成的双端口RAM，天然支持读写地址独立控制，完美匹配示波器的“一边写ADC数据、一边读VGA显示”的需求；而Clocking WizardIP则能精确生成ADC采样时钟（如50MHz）、VGA像素时钟（25.175MHz）、以及内部逻辑时钟（100MHz），三者相位关系可严格约束。反观Quartus，虽然也有类似IP，但引脚分配、时序约束语法（SDC vs XDC）、仿真库（ModelSim-Altera vs XSIM）完全不同，强行移植等于重写80%工程。至于ISE，它连Artix-7都不支持，更别说Vivado里成熟的高层次综合（HLS）和Vitis AI支持——哪怕你现在不用，留着升级路径也是明智的。所以，选择Vivado不是跟风，而是被Xilinx器件演进路线倒逼出的必然选择：你用7系列芯片，就必须用Vivado；而Vivado的IP复用机制，又极大降低了示波器这类多时钟域系统的开发门槛。

2.3 示波器功能边界：我们到底做多大？

很多初学者一上来就想做“200MHz带宽、4通道、FFT频谱、协议解码”的专业设备，结果卡在ADC驱动或时序收敛上。本项目严格定义功能范围，确保可落地：

• 输入通道：单路模拟输入，经外部高速ADC（推荐AD9226，12-bit，65MSPS）量化后，通过LVDS或CMOS总线接入FPGA；
• 采样率：可配置三档——10MS/s（用于工频、音频）、50MS/s（用于开关电源噪声）、65MS/s（满速，用于数字信号边沿）；
• 存储深度：4K点（4096×12bit = 49KB），足够观察1ms内65MHz信号的细节；
• 触发类型：仅支持边沿触发（Edge Trigger），含上升沿/下降沿/任意沿三模式，触发电平0–4095可调（对应0–3.3V）；
• 显示接口：原生VGA 640×480@60Hz，RGB565格式，无需外挂显存，FPGA直接生成同步信号；
• 人机交互：4个拨码开关（SW[3:0]）控制时基（s/div）、2个按钮（BTN[1:0]）控制触发模式与运行/停止，LED显示状态。
  这个范围不是妥协，而是经过反复验证的最小可行产品（MVP）：它覆盖了90%的嵌入式调试场景（电源纹波、时钟抖动、UART波形），同时保证Vivado综合时长<8分钟、资源占用<40%（xc7a35t），新手能在一天内完成从创建工程到屏幕出波形的全过程。后续扩展（如双通道、HDMI输出、Web远程控制）都是在此骨架上叠加，而非推倒重来。

2.4 系统级框图与数据流解析

整个系统可拆解为五大功能模块，全部在PL（Programmable Logic）内实现，无PS端参与：

1. ADC接口模块（adc_if）：负责接收ADC输出的并行数据（如12-bit bus + data_valid），进行时序对齐与跨时钟域同步（ADC时钟域→FPGA主时钟域）；
2. 采样控制与存储模块（sample_ctrl）：核心是可配置计数器+环形缓冲RAM，根据拨码开关设定的时基，动态计算采样间隔（如10MS/s对应100ns/点），并将ADC数据按地址写入Block RAM；
3. 触发引擎模块（trigger_engine）：包含电平比较器、边沿检测FSM、地址锁存器；当ADC数据越过设定阈值且满足边沿条件时，立即锁存当前写地址，作为波形起始点；
4. 显示控制模块（vga_ctrl）：生成VGA所需的hsync、vsync、blank信号，并按扫描线顺序，从Block RAM中读取对应Y坐标的数据点，映射为垂直位置（0–479）；
5. 人机交互模块（hmi_ctrl）：译码拨码开关与按钮输入，生成时基系数、触发模式、运行使能等控制信号，并驱动LED指示灯。

数据流是单向强流水：ADC数据 → 写入RAM → 触发锁存地址 → VGA读取RAM → 显存输出。这种结构杜绝了软件轮询的延迟，也避免了CPU干预导致的采样间隙。特别注意跨时钟域处理：ADC时钟（如50MHz）与FPGA主时钟（100MHz）不同源，adc_if模块必须用两级寄存器同步data_valid信号，否则亚稳态会导致采样点丢失——这是我踩过最痛的坑，某次调试发现波形偶尔跳变，查了三天才发现是没做同步，直接把data_valid当成了主时钟域信号使用。

3. 核心模块详解与实操要点

3.1 ADC接口模块：时序对齐与抗干扰设计

ADC接口是整个示波器的“感官入口”，其稳定性直接决定波形质量。以AD9226为例，它输出12-bit CMOS并行数据（D[11:0]），伴随data_clk（最高65MHz）和data_valid（strobe）信号。Vivado中实现该接口，绝不是简单地把D[11:0]连到FPGA引脚就完事。关键有三点：

第一，时钟域同步必须显式声明。在Vivado的.xdc约束文件中，必须为ADC时钟添加create_clock命令，并指定-waveform参数：

create_clock -name adc_clk -period 20.000 -waveform {0.000 10.000} [get_ports adc_clk]

这里-period 20.000对应50MHz（20ns周期），-waveform {0.000 10.000}表示50%占空比。若忽略此约束，Vivado时序分析器会把ADC时钟当作异步输入，导致综合时插入大量不必要的同步器，增加延迟。

第二，data_valid信号必须两级寄存器同步。这是跨时钟域（CDC）的黄金法则。Verilog代码不能写成：

// 错误！未同步，亚稳态风险极高 assign sample_en = data_valid;

而必须用两级FF：

reg data_valid_sync0, data_valid_sync1; always @(posedge adc_clk) begin data_valid_sync0 <= data_valid; end always @(posedge sys_clk) begin // sys_clk为FPGA主时钟 data_valid_sync1 <= data_valid_sync0; end assign sample_en = data_valid_sync1; // 此信号已安全进入sys_clk域

实测表明，未同步时，当ADC时钟与FPGA时钟相位差接近0°或180°时，data_valid_sync1会出现毛刺，导致采样点错位；加入两级同步后，MTBF（平均无故障时间）提升至数百年量级。

第三，PCB布线需严格匹配长度。AD9226的D[11:0]走线必须等长（±50mil），且远离时钟线与电源噪声源。我在第一版PCB上因D[3]线比其他线短80mil，导致高位数据在高速采样时频繁误码，波形顶部出现阶梯状失真。解决方案是：在Vivado中启用set_input_delay约束，对每根数据线单独补偿：

set_input_delay -clock adc_clk -max 1.2 [get_ports "D[0]"] set_input_delay -clock adc_clk -max 1.2 [get_ports "D[1]"] ... set_input_delay -clock adc_clk -max 1.2 [get_ports "D[11]"]

其中1.2ns是根据PCB实际延时计算出的裕量（用HyperLynx仿真得出）。这步操作让Vivado在布局布线时，自动调整每根线的走线长度，确保所有数据在同一个窗口内被采样。

3.2 采样控制与存储模块：环形缓冲的高效实现

示波器的“内存”不是普通RAM，而是环形缓冲（Ring Buffer），它允许预触发采样——即在触发事件发生前，数据已持续写入缓冲区。本项目用Xilinx Block RAM Generator IP生成一块4K×12bit的双端口RAM（Port A写，Port B读），地址线12位（0–4095）。关键是如何用最少逻辑实现“写指针循环+触发锁存”。

写指针管理采用模4096计数器：

reg [11:0] wr_ptr; always @(posedge sys_clk) begin if (rst) wr_ptr <= 0; else if (sample_en && run_en) wr_ptr <= wr_ptr + 1; end

这里run_en由按钮控制，sample_en是同步后的data_valid。当wr_ptr达到4095后，下一次加1自动归零，形成环形。

触发锁存的核心是“地址快照”。trigger_engine模块在检测到触发事件瞬间，立即将当前wr_ptr值锁存到trig_addr寄存器：

always @(posedge sys_clk) begin if (trig_event) trig_addr <= wr_ptr; // 一拍锁存，确定性极强 end

此后，VGA模块读取RAM时，以trig_addr为起点，按顺序读取4096点：第0点读trig_addr，第1点读trig_addr+1（模4096），以此类推。这样，无论触发发生在缓冲区哪个位置，显示的波形总是以触发点为中心展开。

实操心得：很多人用单端口RAM+外部FIFO实现，结果发现VGA读取时与ADC写入冲突，波形闪烁。双端口RAM是唯一正解，且Xilinx IP生成的BRAM默认支持读写同时进行，无需额外仲裁逻辑。另外，不要用分布式RAM（Distributed RAM）代替Block RAM：分布式RAM占用LUT资源过多（4K×12bit需约2000个LUT），而Block RAM仅消耗4–6个BRAM单元，资源效率提升5倍以上。

3.3 触发引擎模块：边沿触发的硬件FSM实现

触发是示波器的“心脏”，软件触发（如MCU轮询）延迟大、抖动高；硬件触发则必须用状态机（FSM）在FPGA内实时判决。本项目采用三态边沿检测FSM：Idle → Armed → Triggered。

• Idle态：等待用户按下“Run”按钮，置位armed信号；
• Armed态：持续比较当前ADC数据与触发电平（trig_level[11:0]），若满足adc_data >= trig_level，则进入“准备上升沿”子态；
• Triggered态：当adc_data >= trig_level且前一周期adc_data < trig_level（即检测到上升沿），立即拉高trig_out，并锁存wr_ptr。

Verilog关键代码：

reg [11:0] adc_prev; always @(posedge sys_clk) adc_prev <= adc_data; // 存储上一周期数据 wire pos_edge = (adc_data >= trig_level) && (adc_prev < trig_level); always @(posedge sys_clk) begin if (rst) state <= IDLE; else case(state) IDLE: if (run_en) state <= ARMED; ARMED: if (pos_edge && trig_mode == 2'b01) begin // 上升沿模式 trig_out <= 1'b1; trig_addr <= wr_ptr; state <= TRIGGERED; end TRIGGERED: begin trig_out <= 1'b0; state <= IDLE; end endcase end

提示：trig_mode由拨码开关SW[1:0]控制，00=任意沿，01=上升沿，10=下降沿。下降沿检测只需将pos_edge改为(adc_data < trig_level) && (adc_prev >= trig_level)。

为什么不用简单的组合逻辑比较？因为组合逻辑无法记忆“前一周期值”，必须用寄存器打一拍。而FSM能清晰分离“等待触发”与“执行锁存”两个阶段，避免竞争冒险。我曾试过纯组合逻辑，结果在高频采样下，trig_out出现多个窄脉冲，导致VGA多次刷新同一波形，画面撕裂。

3.4 VGA显示控制模块：从数字到光的精准映射

VGA接口看似简单（RGB+HSYNC+VSYNC），但时序精度要求苛刻。本项目采用640×480@60Hz标准，其时序参数如下：

Vivado中，vga_ctrl模块用一个25.175MHz时钟（由Clocking Wizard生成）驱动计数器，实时计算当前像素坐标（hx, vy）。关键逻辑是：

• 当hx < 640 && vy < 480时，为有效显示区，此时从RAM读取波形数据；
• 波形垂直位置映射：ADC数据0–4095 → VGA Y坐标0–479，需线性缩放：y_pos = (adc_data * 479) >> 12（右移12位等效于除以4096）；
• 水平位置由hx决定：每行显示一个采样点，故x_pos = hx / (800/4096)，即每1.95个像素显示一个点（800÷4096≈0.195），需用计数器累积小数部分。

实操避坑：VGA的RGB信号是模拟电压（0.7Vpp），FPGA的LVCMOS33输出只有0–3.3V，必须加电阻分压网络（如220Ω+330Ω串联，取330Ω两端输出）。我第一版没加分压，直接接VGA插座，结果显示器报“超出频率范围”——因为高电平3.3V远超VGA标准的0.7V，被识别为噪声信号。另外，VGA地线必须与FPGA系统地单点连接，否则共模噪声会叠加在图像上，表现为水平条纹干扰。

3.5 人机交互模块：拨码开关与按钮的防抖处理

HMI是用户与示波器的“神经末梢”，但机械开关存在严重抖动（bounce），典型持续时间5–15ms。若不处理，一次拨动会被识别为多次操作，导致时基乱跳、触发模式切换异常。

硬件防抖成本高（需RC滤波+施密特触发器），FPGA用软件防抖更可靠。核心思想：对每个开关/按钮，用20ms计数器采样，仅当连续1000个周期（20ms÷20ns=1000）读取值一致时，才更新有效状态。Verilog实现：

reg [9:0] sw_deb_cnt; reg [3:0] sw_sync, sw_db; always @(posedge sys_clk) begin sw_sync <= SW; // 先同步到sys_clk域 if (sw_deb_cnt == 1000) begin sw_db <= sw_sync; // 1000周期后更新去抖值 sw_deb_cnt <= 0; end else sw_deb_cnt <= sw_deb_cnt + 1; end

注意：SW是原始输入，sw_db是去抖后有效值，后续所有逻辑只读sw_db。按钮（BTN）同理，但需增加“按下检测”逻辑：btn_press = ~btn_db_prev & btn_db（边沿检测）。

拨码开关编码规则：SW[3:0]四位二进制，定义时基（Time/Div）：

4. Vivado工程搭建与关键配置步骤

4.1 工程创建与器件选型

打开Vivado 2022.2，点击“Create Project” → 选择“RTL Project” → 取消勾选“Do not specify sources at this time” → 在“Add Sources”页，添加所有Verilog文件（adc_if.v, sample_ctrl.v, trigger_engine.v, vga_ctrl.v, hmi_ctrl.v, top.v） → 进入“Default Part”页，务必手动选择你的开发板对应芯片：

• Nexys A7：xc7a35ticsg324-1L
• Basys 3：xc7a35tcpg236-1
• 若用自定义板，需根据原理图确认封装（CPG236/CSG324）与速度等级（-1/-2）。

提示：速度等级影响时序收敛。-1等级器件最大工作频率较低，但功耗小；-2等级更高，但综合时可能报TNS（Total Negative Slack）违例。本项目在-1等级下轻松满足时序，推荐新手选-1。

4.2 IP核集成与参数化配置

Vivado的IP Integrator（IPI）是本项目效率倍增器。需添加三个核心IP：

1. Clocking Wizard：生成三组时钟。

   • clk_100：主逻辑时钟，100MHz，相位0°；
   • clk_adc：ADC采样时钟，50MHz（或65MHz），相位0°；
   • clk_vga：VGA像素时钟，25.175MHz，相位0°。

   关键设置：勾选“Use separate output clocks for each port”，避免时钟树共享导致抖动；“Jitter”选项选“Low”，牺牲少量功耗换取时钟纯净度。

2. Block Memory Generator：配置为Simple Dual Port RAM。

   • Memory Type：True Dual Port RAM；
   • Write Width：12，Write Depth：4096；
   • Read Width：12，Read Depth：4096；
   • Enable Port A：Write Only；
   • Enable Port B：Read Only；
   • Write Mode：Write First（写优先，避免读空）。

3. AXI GPIO（可选）：若需扩展LED或按键，可用此IP，但本项目直接用顶层端口，更简洁。

添加后，用“Run Connection Automation”自动连线，Vivado会根据端口名（如clk_in1,clk_in2）智能匹配时钟信号。

4.3 约束文件（.xdc）编写与验证

.xdc是Vivado工程的“宪法”，缺失或错误将导致引脚错位、时序失败。本项目约束分三类：

引脚约束（以Nexys A7为例）：

# ADC接口 set_property PACKAGE_PIN U12 [get_ports {adc_clk}] # Bank 15, VCCO=3.3V set_property IOSTANDARD LVCMOS33 [get_ports {adc_clk}] set_property PACKAGE_PIN T11 [get_ports {D[0]}] ... set_property PACKAGE_PIN R10 [get_ports {D[11]}] set_property IOSTANDARD LVCMOS33 [get_ports {D[*]}] # VGA接口 set_property PACKAGE_PIN G19 [get_ports {vga_r[0]}] set_property PACKAGE_PIN H19 [get_ports {vga_r[1]}] ... set_property PACKAGE_PIN U13 [get_ports vga_hsync] set_property PACKAGE_PIN T13 [get_ports vga_vsync] set_property IOSTANDARD LVCMOS33 [get_ports {vga_r[*] vga_g[*] vga_b[*] vga_hsync vga_vsync}] # 拨码开关与按钮 set_property PACKAGE_PIN U18 [get_ports {SW[0]}] ... set_property PACKAGE_PIN U17 [get_ports {BTN[0]}] set_property IOSTANDARD LVCMOS33 [get_ports {SW[*] BTN[*]}]

时序约束（关键！）：

# ADC数据输入延迟约束（针对D[11:0]） set_input_delay -clock adc_clk -max 1.2 [get_ports {D[*]}] set_input_delay -clock adc_clk -min 0.8 [get_ports {D[*]}] # VGA输出延迟约束（确保RGB在hsync/vsync建立后稳定） set_output_delay -clock vga_clk -max 5.0 [get_ports {vga_r[*] vga_g[*] vga_b[*] vga_hsync vga_vsync}] set_output_delay -clock vga_clk -min 2.0 [get_ports {vga_r[*] vga_g[*] vga_b[*] vga_hsync vga_vsync}]

验证方法：在Vivado Tcl Console中执行report_io_standards检查IO标准是否统一；report_clock_networks确认时钟树无警告；report_timing_summary查看WNS（Worst Negative Slack），必须≥0。若WNS为负，说明时序不满足，需优化代码（如拆分大组合逻辑）或降低时钟频率。

4.4 综合、实现与比特流生成

点击“Run Synthesis” → 等待完成（约3–5分钟）→ 查看“Synthesis Report”中的“Utilization Estimates”，确认LUT<40%、FF<30%、BRAM<50%；
点击“Run Implementation” → 等待（约5–8分钟）→ 查看“Implementation Report”中的“Timing Summary”，WNS必须≥0；
点击“Generate Bitstream” → 等待（约10–15分钟）→ 成功后，Bitstream文件位于project_1.runs/impl_1/目录下，名为top.bit。

实操心得：若“Generate Bitstream”卡在“opt_design”阶段，大概率是代码中有未驱动的输出端口（如assign led = 1'b0;但led未连接），Vivado会无限优化。解决方法：在Tcl Console中执行report_drc，查看DRC（Design Rule Check）报告，定位悬空端口并删除或连接。

5. 常见问题排查与独家调试技巧

5.1 屏幕无显示：从电源到时序的逐层排查

这是新手最高频问题，按以下顺序检查，90%可解决：

独家技巧：若VGA无显示但vga_hsync/vga_vsync正常，大概率是RGB信号电平不对。用万用表直流档测VGA插座的R/G/B引脚，正常应为0.3–0.7V（分压后），若为0V或3.3V，说明分压电阻未焊接或阻值错误。

5.2 波形抖动/撕裂：触发与显示不同步的根源

现象：波形在屏幕上左右晃动，或出现多条重叠波形。根本原因是触发地址锁存与VGA读取地址不同步。

排查步骤：

1. 用ILA抓取trig_out与vga_vsync信号，测量两者时间差。理想情况是trig_out在vga_vsync下降沿后固定延迟（如10ms）拉高；若延迟随机，则触发引擎有亚稳态；
2. 抓取trig_addr与wr_ptr，确认trig_addr是否在trig_out拉高后一拍即更新；若延迟多拍，说明FSM状态转移有误；
3. 检查VGA读取逻辑：read_addr是否严格按trig_addr + line_counter计算，且line_counter在每帧开始时清零。

解决方案：在trig_out拉高后，强制等待一个vga_vsync下降沿，再启动VGA显示，确保波形起始点与场同步对齐。Verilog中加一个同步复位：

reg vsync_fall; always @(negedge vga_vsync) vsync_fall <= 1'b1; always @(posedge sys_clk) vsync_fall <= 1'b0; wire trig_ready = trig_out && vsync_fall; // 仅在vsync下降沿后响应触发

5.3 采样率不准：时钟约束与计数器溢出

现象：设定10MS/s，实测只有8.5MS/s。原因通常是计数器位宽不足或时钟约束错误。

例如，10MS/s需每100ns采样一次，用100MHz时钟（周期10ns），则计数器每10个周期触发一次。若计数器用reg [3:0] cnt（最大15），则cnt==10成立，但若误写为cnt==9，实际周期为90ns，采样率达11.1MS/s。

验证方法：用ILA抓取sample_en信号，测量其周期。若为110ns，则说明计数器上限设为11；若为90ns，则设为9。修正后重新综合。

高级技巧：用Vivado的“Waveform Viewer”加载仿真波形（.wdb），在sample_en信号上右键→“Measure Time”，直接读取周期值，比示波器更精准。

5.4