企业官网建设流程全解析

手里拿着一袋UC3843，几乎是电源工程师的某种职业默契。前几天做的一个12V/2A小功率AC-DC适配器，主控芯片用了萨科微的UC3843AC，从画原理图到样板调试完成只花了不到一周时间。这个开发节奏让我觉得有必要把这颗经典AC-DC芯片在实际项目中的完整应用方法整理一遍，特别是那些数据手册里不会写、只有亲手焊过板子踩过坑才能体会的细节。

UC3843AC属于电流模式脉宽调制控制IC，内部集成了振荡器、误差放大器、电流采样比较器、图腾柱驱动输出等模块，一颗芯片几乎就能完成反激开关电源的全部控制逻辑。很多人一听这是上世纪90年代就定型的老架构，第一反应是“这么老的东西还有人用？”答案是不仅有人用，而且在中低功率电源领域，它依然是出货量最大的控制IC之一。你随便拆一个几十瓦的充电器、适配器、机顶盒电源、家电控制板供电模块，里面大概率就躺着一颗UC3843系列，或者跟它脚位兼容的国产型号。

这篇内容主要适合正在做电源方案的硬件工程师，也适合刚入门想搞明白反激电源到底是怎么工作的学生朋友。我会以一个12V/2A的实用方案为主线，从芯片特性与选型、系统电路拆解、关键参数计算、调试排障、PCB布局经验这几个维度一次讲透，保证思路是可以直接抄作业的落地路径。

1. UC3843AC这枚控制IC为什么三十多年还不过时

1.1 电流模式控制天生就有优势

要理解UC3843AC在电源方案里的分量，得先搞清楚开关电源主流的两种控制模式。早期很多PWM控制器采用电压模式控制：只采样输出电压反馈信号，跟内部锯齿波比较产生PWM占空比。电压模式电路简单，但它的问题是响应慢，而且环路补偿设计比较讲究，因为输出LC滤波器会给环路引入双极点。

UC3843AC使用的是电流模式控制。内部框图里有几个关键模块：误差放大器、电流采样比较器、RS触发器和图腾柱输出级。控制逻辑是这样的——输出电压通过反馈网络送到误差放大器，和内部的2.5V基准比较后产生一个误差电压信号，这个信号作为电流采样比较器的门槛值。然后功率开关管的电流通过外部采样电阻转换成电压，送入电流采样比较器，当采样电压超过误差信号门槛时关断开关管。也就是说，每个开关周期，输出反馈信号决定峰值电流的阈值，电流采样信号决定具体关断时刻。这就是“峰值电流控制”的基本原理。

电流模式的优点非常直观：

• 逐周期限流，自带过流保护，不需要额外增加复杂的保护电路就能防输出短路
• 响应速度快，输入电压变化时占空比自动调整，不需要经过输出滤波器再反馈
• 在推挽、半桥这类双管拓扑中，天然的逐周期限流特性还能防止变压器磁芯偏磁饱和

这也是为什么UC3843这类芯片虽然外围元件偏多，但在可靠性和设计容错率上一直有优势。对大多数中小功率的反激式AC-DC方案来说，选择UC3843AC同时拿下了成本、供货成熟度、设计资料丰富度三个指标。

1.2 UC3842、3843、3844、3845到底怎么区分

很多人第一次选型时被UC3842、UC3843、UC3844、UC3845四个型号搞晕，这四颗芯片内部结构基本一样，主要区别在于两个参数：欠压锁定阈值和最大占空比。欠压锁定阈值决定了芯片开始工作的启动电压和掉电停止工作的关断电压，最大占空比决定了PWM输出脉宽的上限。

我自己做消费类适配器基本首选UC3843，因为启动阈值低，不需要额外的VCC供电电路，一颗启动电阻加一个滤波电容就能轻松完成上电启动过程。UC3842的16V启动阈值对高压宽压输入也完全没问题，但VCC供电设计相对要麻烦一点，辅助绕组匝数要多绕几圈。至于UC3843AC这个型号尾缀，在萨科微的产品命名里对应的是ACDC电源应用系列的某个版本，实际使用时直接按标准UC3843的数据手册参数来对照就行，脚位和功能完全兼容。

另一个值得注意的点是，UC3843内部带5V基准输出，外部可以给光耦、逻辑保护电路供电，省一个稳压管或LDO。这个5V基准的精度虽然不如专门的基准源，但在电源反馈链路上做参考已经绰绰有余。

2. 一套完整的UC3843AC反激方案，每个模块都在干什么

2.1 从市电到稳定直流的功率通路拆解

AC-DC反激电源系统的框架其实分两块：功率通路和控制反馈通路。功率通路负责能量传递，控制通路负责电压电流稳定。具体到UC3843AC方案里，完整链路由这样几个子模块构成：

输入部分：保险丝、EMI滤波电路（共模电感加X电容）、整流桥、母线滤波电容。市电经过整流滤波后在母线电容上变成纹波较大的直流电压，这个电压范围在宽压输入下大约是120V到380V。输入这部分不参与芯片控制逻辑，但它决定了EMC能否过认证，也决定了母线电压瞬变时后面电路的稳定性。

能量转换部分：反激变压器、功率MOS管、RCD钳位电路、输出整流二极管和输出滤波电容。UC3843AC的OUT引脚输出PWM驱动信号，控制MOS管以65kHz左右的频率开关，变压器原边交替储能和释放能量，变压器副边感应出的电压经过整流、滤波后得到直流输出。

控制及辅助供电部分：UC3843AC芯片本体、启动电阻、VCC滤波电容、辅助绕组和整流二极管、输出反馈网络（通常由光耦和TL431组成）。辅助绕组负责芯片正常工作后的供电，反馈网络负责把输出电压信息回传给芯片。

2.2 8个引脚怎么接，为什么这么接

UC3843AC主要有SOP-8和DIP-8两种封装，引脚功能从1到8依次为COMP、VFB、ISENSE、RT/CT、GND、OUT、VCC、REF。我实际画原理图时会逐个确认每脚的连接方式，经验如下：

• COMP脚（1脚）：内部误差放大器的输出端，也是补偿网络的接入点。一般接RC串联补偿到VFB脚或者GND。这个补偿网络直接决定整个环路的带宽和相位裕量，不能只照抄参考电路不思考参数，后面的调试啸叫问题就跟它直接相关。

• VFB脚（2脚）：反馈电压输入。芯片内部通过电阻分压把它钳位到2.5V基准。实际反激电源中VFB通常不直接连接输出电压分压电阻，而是接光耦的集电极或发射极。光耦的导通程度叠加VFB电压，形成闭环稳压。

• ISENSE脚（3脚）：电流采样输入，阈值大约1V。必须从电流采样电阻的顶端单独引线过来，优先经过一个RC低通滤波器再接，这是抗干扰的关键措施，绝大多数误保护问题都跟这条走线不规范有关。

• RT/CT脚（4脚）：振荡定时端。对地接一颗电阻和一颗电容，决定开关频率。计算公式是f = 1.72 / (RT × CT)，这个我后面详细算。

• GND（5脚）：芯片地。需要区分功率地和控制地，然后用单点方式连接，不然寄生电感上的电压尖峰很容易干扰控制逻辑。

• OUT（6脚）：图腾柱输出，驱动MOS管栅极。输出级有约1A的峰值驱动能力，直接驱动一个几百皮法栅极电容的MOS管没问题。实际应用中我会在OUT和MOS栅极之间串一个10到22欧姆的电阻，降低开通时的di/dt，一来减少尖峰，二来抑制振铃。

• VCC（7脚）：供电。启动时通过启动电阻给VCC电容充电，达到8.5V芯片开始工作；正常工作后由变压器辅助绕组供电，电压需要维持在7.6V以上，否则芯片重新进入欠压锁定。

• REF（8脚）：5V基准输出。光耦供电或者做芯片外围的上拉电压都可以从REF取，带载能力大约几十毫安，够用。

2.3 上电启动和闭环稳定的完整过程

很多新人对“芯片怎么知道自己什么时候该工作”这件事有疑惑。UC3843AC的启动流程是这样的：输入整流后的高压母线通过一颗几百千欧的启动电阻接芯片VCC脚，VCC外接电解电容被缓慢充电。当VCC电压升到8.5V以上，芯片内部基准、振荡器、误差放大器全部激活，开始输出PWM脉冲驱动MOS管。启动电阻给VCC电容充电的电流非常小，芯片在启动瞬间会消耗额外的电流，所以如果启动电阻选得太大或者VCC电容太大，可能会出现启动困难或反复重启的现象。

一旦MOS管开始开关，变压器辅助绕组上就感应出电压，经二极管整流、电容滤波后接回VCC，接替启动电阻为芯片供电。正常工作时芯片供电电流大约十几毫安，这个电流比启动电阻能提供的电流大很多，所以辅助绕组是唯一可靠的供电来源。

反馈稳定过程则是一个典型的负反馈环路：输出电压升高，TL431的参考极检测到电压超过2.5V，TL431阴极电流增加，光耦LED电流也跟着增加，光耦输出侧导通程度变大，VFB脚电压发生变化，误差放大器输出COMP电平降低，电流采样比较器门槛降低，峰值电流下降，占空比缩短，输出电压回落。整个过程在微秒级完成，最终输出电压稳定在设定值。

3. 从输出指标反推元器件参数，一个12V/2A方案的完整计算

3.1 先把设计指标和效率目标定死

设计一个电源方案，第一步永远不是拿起计算器算频率，而是把输入输出条件写清楚。这个方案的目标参数如下：

输入电压范围：AC 85V ~ 265V，覆盖全球主要电网规格 输出电压：12V，电压精度±5% 输出电流：2A，最大输出功率24W 开关频率：65kHz，这是反激电源的经典平衡点，兼顾变压器体积和EMI难度 目标效率：85%以上，考虑到整流桥损耗、MOS开关损耗和变压器铜损铁损，24W的电源做到这个效率并不难 输出纹波：50mV以内，普通适配器级别

输出24W的功率等级对应EI22、EE22、EE25级别磁芯，或者EPC19、PQ20这类平面磁芯，我这次用的EE25骨架，窗口和磁芯面积都比较充裕，绕线工艺要求不高，适合快速出样板。

3.2 振荡电阻电容参数计算

UC3843AC振荡频率公式为f = 1.72 / (RT × CT)，其中RT是RT/CT脚对地的电阻，CT是RT/CT脚对地的电容。这个公式是数据手册给出的经验公式，在RT大于5k时精度足够工程使用。

目标频率65kHz，先取CT = 1nF的标准容值，代入公式反推RT：

RT = 1.72 / (f × CT) = 1.72 / (65000 × 1×10⁻⁹) ≈ 26.46kΩ。

实际选用E96系列的26.7kΩ，或者直接用E24系列的27kΩ，代回公式算一下：f = 1.72 / (27000 × 1×10⁻⁹) ≈ 63.7kHz。频率偏差小于2%，完全没问题。如果后续要调整频率，优先改RT，CT一旦确定就尽量不动，CT的容值大小会影响RT/CT脚锯齿波的斜率，进而影响某些抗干扰特性。

3.3 电流采样电阻和功率MOSFET的选型推导

电流采样电阻阻值取决于原边峰值电流和ISENSE阈值电压。UC3843AC的电流采样比较器参考电压典型值是1V，也就是说当ISENSE引脚电压达到1V时，PWM强制关断。

先估算原边峰值电流。宽压输入下最低输入电压对应的母线低压大概在90V左右（AC 85V经过整流桥和母线电容，考虑纹波后的低谷值）。反激电源在临界导通模式附近工作时，输入功率等于母线电压、峰值电流、占空比乘积的一半。取最大占空比Dmax = 0.45，输入功率Pin = Pout / η = 24W / 0.85 ≈ 28.2W。峰值电流近似为：

Ipk ≈ 2 × Pin / （Vin_min × Dmax） = 2 × 28.2 / （90 × 0.45） ≈ 1.39A。

留出约10%的余量，按1.5A取。采样电阻Rcs = Vth / Ipk = 1V / 1.5A ≈ 0.67Ω。取标准值0.68Ω。这个电阻的功率损耗是I²R，但要注意它的有效电流远小于峰值电流，0.68欧姆1W的功率电阻足够，不过我更倾向用两颗0.33欧姆串联? 实际上两电阻并联得到0.33欧姆也行，但考虑采样精度和散热，0.68欧姆功率电阻加足够铜箔散热是常规做法。

功率MOS管选型主要看耐压和电流。原边母线最高电压是AC 265V整流后的375V，加上反射电压约80V，再叠加漏感尖峰，实际工程上就按600V耐压起步。现在的MOS管技术成熟，650V耐压的管子很常见，且价格跟600V差不多，直接选650V。电流方面，峰值电流1.5A，留3倍以上余量，4A到6A的管子都能用。我常用的型号是650V/4.5A的国产平面MOS，导通电阻大约1.5欧姆，对24W这种小功率级别来说导通损耗完全在可接受范围。关键是把栅极驱动电阻配好，让MOS的开关速度匹配EMC测试要求。

3.4 反激变压器参数快速估算与绕制心得

变压器是整个方案里最核心的元件，也是新手最容易翻车的地方。我习惯先把几个关键参数定下来：初级电感量、初级匝数、匝比。

初级电感量决定了每个开关周期能储存多少能量。临界导通模式下：

Lp = （Vin_min × Dmax）² / （2 × Pin × f） = （90 × 0.45）² / （2 × 28.2 × 65000） ≈ 448μH。

这个值可以作为变压器初级电感的设计目标，实际绕制后在LCR电桥上测量，偏差控制在±10%以内。

匝数比由反射电压和输出端压降决定。前面反射电压Vro取80V，输出二极管压降约0.6V，则Np/Ns ≈ Vro / （Vo + Vd） = 80 / 12.6 ≈ 6.35。取整数比6，实际绕制时初级58匝、次级10匝，匝比5.8，对应Vro约73V，也合理。辅助绕组的匝数这样算：目标VCC电压在12V到15V之间，辅助绕组电压和输出电压的比例等于辅助绕组与次级绕组的匝数比。次级10匝对应12.6V，辅助绕组需要14V，则Naux = 10 × 14 / 12.6 ≈ 11.1匝，取11匝。

绕制顺序上我推荐这种结构：初级绕组先绕一半，然后辅助绕组，然后次级绕组，最后再绕另一半初级。这种三明治绕法能显著减小漏感，虽然工艺稍复杂，但对于降低MOS管VDS尖峰、改善EMI非常有帮助。绕制完成后的漏感值应当控制在初级电感量的3%到5%以内，超过就重绕或者改用屏蔽绕组。

关于斜坡补偿还需要提一句：如果反激电源在连续导通模式CCM下工作，且占空比超过50%，电流环会有次谐波振荡风险。UC3843系列最大占空比接近100%，理论上确实需要斜坡补偿。但实际做消费类电源时，宽压输入在低压端占空比通常控制在50%以内，高压端占空比更小，只要变压器设计得当，CCM深度不深，不额外加斜坡补偿电路也能稳定工作。如果调试中发现输出在连续导通模式下有抖动迹象，可以在RT/CT脚经电阻和电容叠加一个锯齿波到ISENSE脚，补偿斜率约为电感电流下降斜率的一半，这是后手方案。

4. 调试实录：四个反复出现的问题及完整排查过程

4.1 现象一：带不了载，空载正常，一带负载就保护

第一版样板焊好后上电测试，空载输出12V正常，接上3W的电子负载，输出电压立刻掉到几伏，然后听到变压器轻微“嗞嗞”声，输出周期性地起来又掉下去。这是非常典型的电流采样误触发问题。

排查过程：先用示波器看OUT引脚输出，确认芯片确实在输出PWM；再看ISENSE引脚波形，发现MOS导通瞬间CS引脚上有一个高压窄尖峰，幅值超过1V，导致芯片在每一个周期都被提前关断，输出根本送不出去。为什么会尖峰？因为MOS管栅极驱动信号到来时，米勒效应让漏源之间产生瞬态电流，同时采样电阻本身还有寄生电感，高速电流变化在这个电感上感应出电压尖峰，直接耦合到采样回路。

解决方案：在ISENSE引脚到采样电阻之间加一个RC低通滤波器，典型值R = 1kΩ、C = 1nF，截止频率约160kHz，既能滤掉纳秒级的尖峰，又不会影响正常电流波形的采样。同时把MOS栅极电阻从0欧姆改成22欧姆，降低开通速度，减小注入采样回路的噪声。这两个措施加上后，带载能力恢复正常。

4.2 现象二：VCC电压不稳导致反复重启

第二个样板用的启动电阻是从一个参考设计里抄的，220k欧姆，VCC电容47μF。上电后空载正常，但满载时输出电压周期性大幅波动，VCC波形在7V到8.5V之间来回跳。

排查过程：示波器探头勾住VCC电容两端，看到VCC缓慢爬升到8.5V，芯片启动开始输出PWM，但满载时芯片工作电流大，辅助绕组提供的电流补不上，VCC跌落，跌到7.6V以下芯片进入欠压锁定，输出关闭。然后启动电阻又开始给电容充电，VCC再次爬升，形成周期性的“打嗝”。

问题根源有两个：启动电阻太大导致启动电流小，辅助绕组维护能力弱。解决方法是把启动电阻改为两个120k欧姆串联，降低功耗同时提高启动电流；同时检查辅助绕组相位，确认辅助绕组和次级绕组的同名端极性正确。另外把辅助绕组的整流二极管从普通1N4148换成快恢复二极管，降低正向压降。改完后VCC稳定在13V左右，满载输出正常。

4.3 现象三：输出啸叫，声音像“吱吱”的高频噪音

有一版输出能稳压，但耳朵凑近了能听到高频啸叫，用示波器看输出电压，发现上面叠加了低频振荡成分，频率大约几万赫兹。这通常就是反馈环路不稳定产生的低频振荡，叠加在正常的开关纹波上。

排查过程：测COMP脚的补偿波形，发现COMP电压在小幅振荡，不是平滑的直流电平。确定是环路交叉频率附近相位裕量不足，系统在临界稳定状态。问题的诱因往往是光耦的电流传输比CTR随温度和工作电流变化，导致环路增益波动，再加上COMP补偿参数不合适。

处理办法：把COMP脚的RC补偿网络重新调整，我最终用的是R = 10kΩ串联C = 22nF，从COMP脚接到VFB脚? 实际上常用的接法是R和C串联后跨接在COMP和VFB之间。再加一个470pF的小电容从COMP直接到GND，把带宽压到合理范围。同时检查光耦LED限流电阻，把光耦工作电流调在合适的区间。改完后啸叫消失，输出纹波反而比之前更干净。这里想强调：照抄别人的补偿参数很容易出问题，因为变压器参数、光耦CTR、输出电容ESR都会影响环路响应，必须用示波器实际调整。

4.4 现象四：MOS管VDS尖峰高，甚至击穿

用示波器测MOS管漏源电压，发现在关断瞬间VDS尖峰比理论值高出一大截。按照母线电压375V加反射电压80V计算，稳态关断电压应该在455V左右，但实际尖峰冲到了580V以上，离650V耐压不算太远，长期工作有击穿风险。

这个尖峰就是变压器漏感引起的。MOS关断瞬间，漏感中储存的磁能无处释放，和MOS的寄生电容谐振，产生高压尖峰。解决漏感能量问题最成熟的办法是RCD钳位电路。RCD吸收那一路的电容，我用的是1nF/1kV的CBB电容，电阻先按功率估算：漏感能量E = 0.5 × Lleak × I²。假设漏感为初级电感的4%，约18μH，峰值电流1.5A，则每个周期漏感能量约20μJ，乘以65kHz频率，平均功耗约1.3W，所以吸收电阻按3W功率规格选，阻值先用150kΩ调整。电阻阻值越大，钳位电压越高，尖峰越压不住；阻值越小，钳位电压越低，但电阻功耗越大。我调试时从150kΩ开始，用示波器观察VDS波形，逐步减小到100kΩ，使尖峰控制在500V以内，同时电阻温度不超过80℃，最终确定100kΩ/3W。

还有一个容易忽视的问题：RCD吸收电容的耐压值。有些参考设计用了630V的涤纶电容，温度高了寿命会缩水，我建议直接选1kV的CBB电容，电容体积大不了多少，但可靠性高一个档次。

5. 从“能跑”到“能出货”：PCB布局和EMI控制经验

5.1 功率地和控制地怎么分，单点接地才有意义

很多刚做电源的工程师不理解，为什么同样的电路，PCB布局不同，EMC测试结果一个天一个地。核心问题在于地回路。UC3843AC方案的PCB布局里，有两类电流脉冲必须要分开处理：原边主功率开关电流脉冲（流过母线电容、变压器初级、MOS管、采样电阻）和芯片控制逻辑的小电流信号（VCC供电、ISENSE采样、VFB反馈）。

我的做法是：功率地单独铺一块铜皮，所有功率器件的地都在这块铜皮上汇合；控制地是芯片GND脚周边的一小块区域，芯片的VCC电容、RT/CT电容、ISENSE滤波电容都接在这块控制地上。控制地和功率地之间通过一个窄的走线单点连接，位置选在采样电阻的地端附近。这样功率地的di/dt脉冲电流不会流过控制地，芯片的参考地电位不会被污染。实测验证，同样的输出纹波和EMI指标，单点接地的板子比粗放铺地的板子能低好几个dB。

采样走线要单独引：ISENSE引脚到采样电阻的走线要走一段独立的细线，不要跟功率地共用，而且要在芯片附近加RC滤波。这条线每一毫米的寄生电感都是在给自己埋坑。

5.2 高频环路面积的控制技巧

反激电源里有几个高频电流环路，环路面积越小，电磁辐射越小，这是PCB布局的第一原则。最需要注意的是三个环路：

第一个是MOS管开通瞬间的驱动环路：OUT引脚、栅极电阻、MOS管栅源、芯片GND。这个环路的面积要尽量小，栅极电阻要靠近MOS管栅极引脚放，OUT引脚的走线尽量短。

第二个是MOS管关断瞬间的漏感能量释放环路：变压器初级、MOS管漏源、RCD吸收电路。RCD吸收二极管要贴着变压器引脚放置，阳极接变压器端，阴极接母线正端，形成最小吸收环路。

第三个是输出整流环路：次级绕组、输出二极管、输出电容。输出二极管的开关噪声是这个电源最高的噪声源之一，输出电容要尽量靠近次级绕组引脚，二极管的RC吸收电路也直接焊在二极管两端。

5.3 EMI滤波和变压器屏蔽怎么取舍

输入端口的EMI滤波主要靠共模电感和X电容。共模电感我会选标称电流是输入电流3倍以上的规格，避免饱和导致感量下降。X电容的容量不是越大越好，容量大漏电流大，安全规范有限制，一般在0.1μF到0.33μF之间即可。

变压器是优化EMI的一个关键点。初始绕制时如果漏感控制得不够好，就可以在初级和次级之间加一层铜箔屏蔽，铜箔的一端接地处理。这种屏蔽层能有效抑制初级和次级之间通过分布电容传导的共模干扰，对EMC测试尤其是高频段改善明显。代价是工艺复杂度提高，生产时要多一道工序，所以我在样板阶段会先不加屏蔽，等预测试发现传导干扰超标再加，避免做过度设计。如果加屏蔽后仍然超标，再考虑在MOS管上加磁珠、调整栅极电阻阻值、优化RCD吸收参数这些后手方案。

5.4 辅助绕组和启动电阻的经验值

最后给出一组我反复验证过的经验参数。启动电阻从整流后母线正端接VCC，阻值范围250kΩ到500kΩ，功耗按母线最高电压375V计算，375²/470k ≈ 0.3W，设计时用两颗1/4W电阻串联，既降功耗又提高耐压余量。VCC电容选择22μF到47μF之间，太小会导致辅助绕组还没接管VCC芯片就重启，太大则启动时间过长。

辅助绕组的整流二极管一定不能用普通慢速二极管，用快恢复管或者肖特基二极管，反向恢复时间要短，不然VCC纹波大会直接影响芯片内部逻辑稳定。辅助绕组在变压器骨架上的位置放在初级和次级之间，也就是三明治绕法的中间层，这样感应电压的一致性最好，启动供电的稳定性最高。

按这套经验做下来，24W反激方案的开发周期确实能被压缩得很短。我实际测试的板子在85V到265V全输入范围内，输出都稳定在12V ± 1%以内，纹波大约34mV，传导骚扰测试余量做到了6dB以上。如果后续需要把方案升级到40W级别，只需要重新计算变压器、加大MOS管和输出二极管规格，控制环路和PCB布局的核心思路完全不用改动。