企业官网建设流程全解析

刚接到一个调测任务的时候，现场反馈"串口收数据会莫名其妙丢一帧"，我第一反应是中断写得太慢，结果排查到最后，问题出在没用 DMA，CPU 被高频串口中断拖得抬不起头。从那以后我养成了习惯：只要涉及连续数据搬运，第一选择就是先把 DMA 挂上。DMA 不是一个需要"精通"的高深模块，但工作流程、传输模式、应用场景里藏着不少容易忽略的细节，这篇就把这些年实际使用中总结的东西完整梳理一遍，覆盖从 MCU 片上 DMA 到存储类 UFS DMA、分布式 DMA 的延伸，给准备上手或者已经被坑到的朋友一个参考。

1. DMA不是加速器，而是给CPU腾出双手的内存搬运工

很多人第一次接触 DMA，以为它像 GPU 那样"加速计算"，其实不是。DMA 的全称是 Direct Memory Access，直译过来就是"直接内存访问"，核心价值是让外设和内存之间、内存和内存之间的数据搬运可以绕过 CPU 的寄存器中转，由 DMA 控制器独立完成。你可以把它理解成公司里的专职快递员：CPU 是老板，负责审批和处理核心业务，而 DMA 就是那个把文件从仓库搬到打印室、从门口搬到老板桌上的跑腿，老板不用亲自抱着文件来回走。

1.1 为什么没有DMA时数据搬运会拖垮CPU

以串口接收为例，传统方式下每收到一个字节，硬件就触发一次接收中断，CPU 要在中断服务函数里把数据从数据寄存器读出来，再写到内存缓冲区。115200 波特率下，一个字节大约 86.8 微秒，如果每字节一次中断，CPU 要频繁地保存现场、进出中断、执行读改写逻辑。波特率再往上到 921600，留给每个字节的时间只有 10.8 微秒左右，这时候可能一个高优先级中断插进来，串口数据就丢了。

DMA 参与后，串口外设的数据寄存器一旦收到数据，DMA 控制器会根据事先配置好的源地址（外设数据寄存器）、目的地址（内存缓冲区）、传输长度（比如 100 字节）自动完成搬运。传输期间 CPU 不需要介入，只有整批数据传输完毕后才会触发一次完成中断。这样一来，CPU 的中断压力从"每字节一次"降到了"每 N 字节一次"，大量 CPU 时间被释放出来给主逻辑处理。

1.2 DMA控制器的本质和它在系统总线上扮演的角色

DMA 控制器不是一个抽象概念，它本身就是一个总线主设备，能够主动发起总线读写请求。MCU 内部常见结构是：CPU、DMA 控制器、内存、各类外设全部挂在系统总线上，DMA 控制器通过总线仲裁机制和 CPU 竞争总线使用权。大部分 DMA 通道支持内存到外设、外设到内存、内存到内存三种方向，关键的区别在于谁去触发这次传输：外设到内存需要外设产生请求信号，内存到内存则由软件启动。

说起"搬运"，有人会误以为有了 DMA 之后数据拷贝就完全免费了。实际上，DMA 搬运依然会占用总线带宽，当 DMA 在搬运时，如果 CPU 也需要频繁访问内存，两者会产生总线冲突，只是 DMA 通过突发传输和优先级仲裁把这种影响降到了最低。所以我更愿意把 DMA 的作用概括为"给 CPU 腾出双手"，而不是"让系统更快"。在一些大数据量场景下，DMA 配置得不好反而会因为总线抢占导致 CPU 访问内存变慢，这点后面会详细展开。

2. 一次DMA传输背后的完整链路：请求、仲裁、搬运、中断一个都不能少

想用好 DMA，先要搞清楚一次传输是怎么从头走到尾的。以 STM32 上最典型的外设到内存搬运为例，完整链路可以拆成四个阶段。

2.1 阶段一：配置好源地址、目的地址、传输长度和触发源

DMA 传输开始之前，需要告诉 DMA 控制器四件事：数据从哪来（外设地址）、数据送到哪去（内存缓冲区地址）、搬多少数据（数据长度）、什么时候开始搬（触发源）。

比如用 STM32 HAL 库配置串口接收 DMA，核心代码大致是这样：

uint8_t rx_buf[128]; DMA_HandleTypeDef hdma_usart1_rx; hdma_usart1_rx.Instance = DMA1_Channel5; hdma_usart1_rx.Init.Direction = DMA_PERIPH_TO_MEMORY; hdma_usart1_rx.Init.PeriphInc = DMA_PINC_DISABLE; hdma_usart1_rx.Init.MemInc = DMA_MINC_ENABLE; hdma_usart1_rx.Init.PeriphDataAlignment = DMA_PDATAALIGN_BYTE; hdma_usart1_rx.Init.MemDataAlignment = DMA_MDATAALIGN_BYTE; hdma_usart1_rx.Init.Mode = DMA_NORMAL; hdma_usart1_rx.Init.Priority = DMA_PRIORITY_HIGH; HAL_DMA_Init(&hdma_usart1_rx); __HAL_LINKDMA(&huart1, hdmarx, hdma_usart1_rx); HAL_UART_Receive_DMA(&huart1, rx_buf, 128);

这段配置里，PeriphInc 和 MemInc 很重要。外设地址寄存器一般不需要自增，数据从同一个寄存器连续读出；内存地址必须自增，否则每一字节都会被写到同一个位置，后到的数据覆盖前面的数据。数据对齐方式则要和外设寄存器宽度匹配，串口是字节、ADC 可能是半字，配置错位会导致搬运的数据全是乱的。

2.2 阶段二：外设请求到达DMA控制器，经过仲裁获得总线

配置完成后，外设一旦产生数据（比如串口收到一个字节），会向 DMA 控制器发出请求信号。DMA 控制器看到请求后，先检查对应通道是否使能，再根据优先级仲裁。多个 DMA 通道的请求同时发生时，优先级高的通道先获得 DMA 控制权，同优先级则按通道号排顺序。

这里有个容易被忽略的点：DMA 获得的是一个"传输单位"的总线控制权，不是整批数据的控制权。每次搬运一个字节（或一个字）后，总线释放，下一个请求再来时再仲裁。正因为如此，高优先级的 DMA 通道可能打断低优先级通道的连续传输，如果实时性要求高的数据（比如 ADC 连续采样）和大量普通拷贝共用 DMA 控制器，需要把优先级分配好。

2.3 阶段三：DMA控制器直接读写源地址和目的地址

仲裁通过后，DMA 控制器作为总线主设备，执行一次读操作和一次写操作。读源地址后，数据暂存在 DMA 控制器的内部数据暂存寄存器中，然后写入目的地址。如果方向是内存到外设，则先从内存读取，再写入外设。外设到内存模式中，外设的请求信号可以被设计成"每次传输后重新触发"，所以可以等到外设数据寄存器再次有数据后继续搬运。

普通模式下，搬完配置的长度后 DMA 通道自动关闭，传输完成标志位置位；循环模式下，计数器回卷到初始值，DMA 通道保持使能，数据会持续不断地往缓冲区里写。这两种模式的选择直接影响后面怎么判断一帧数据完整接收。

2.4 阶段四：完成中断触发，CPU介入做善后处理

当传输计数器减到 0，DMA 控制器会产生传输完成事件。这里面有一个很多新手会踩的坑：完成中断表明"指定长度的数据已经搬运完毕"，不等于"外设数据都处理完了"。尤其是在串口不定长接收中，如果只配普通模式，接收 100 字节才产生一次中断，实际收到的数据往往只有几十字节，那么要等凑满 100 字节才会触发回调，数据响应非常及时性很差。

所以实际工程里，串口 DMA 接收很少只用简单的完成中断，多半会配合空闲中断（IDLE）来判断一帧数据结束。这个后面用单独一章讲。

3. 普通、循环、连续请求到底有什么不一样：传输模式的取舍

DMA 传输模式是使用中区别最大、也最需要结合场景来选择的部分。ST 的 DMA 有普通模式和循环模式，NXP 的 eDMA 还有 continuous requests 这类更细的配置，很多人在选型时看得眼花缭乱。我把常用模式和真正的连续请求机制分开讲。

3.1 普通模式与循环模式的核心区别

普通模式（Normal）下，DMA 搬运完配置的传输长度后，通道自动禁用。好处是逻辑清晰：搬了多少数据，去哪拿这些数据，边界明确。坏处是下次传输要手动重新使能 DMA 通道，否则外设再有请求也没人管。

循环模式（Circular）下，DMA 传输长度归零后自动重载，通道始终使能，数据像水一样不断流进内存缓冲区。循环模式特别适合连续数据流，比如 ADC 连续采样、麦克风音频采集、串口接收长数据流。但副作用是缓冲区会被反复覆盖，CPU 必须及时把数据取走，否则旧数据会被新数据冲掉。

选择普通还是循环的本质是：你是否能明确界定一批数据的终点。Modbus 这类协议一帧数据有明确数量，用普通模式＋空闲中断很舒服；音频采集没有明确终点，用循环模式加双缓冲（一个缓冲区被 DMA 填，另一个被 CPU 处理）更合适。

3.2 DMA continuous requests：不是简单地把传输模式改成循环

"continuous requests"这个说法在部分 DMA 控制器上会看到，它和 ST 的循环模式有关联，但并不完全等同。以 NXP eDMA 为例，外设请求通常是沿触发式的：外设产生一次请求，DMA 搬一次数据。如果外设通过软件触发方式持续请求，配合连续请求位，可以让 DMA 在没有新硬件请求的情况下持续进行传输。

实际使用时，continuous requests 最适合的场景是内存到内存的批量拷贝，或者外设需要"源源不断"的数据流。比如你想用 DMA 持续输出一段波形数据到 DAC，如果不开启连续请求模式，DMA 每次搬运一个点都要等一个触发源，数据输出就会出现缝隙；开启连续请求后，DMA 会以控制器允许的最大速率持续搬运，输出波形就会连贯很多。

这里我踩过一个误区：早年看到"continuous"以为是字面意义的"永远搬下去"，实际它在很多实现里是"允许 DMA 在当前通道请求结束后自动启动下一次传输"，和循环模式配合才能真正做到无缝。所以要仔细查芯片参考手册里的描述，光看泛化的概念很容易被坑。

3.3 突发传输、FIFO和多通道仲裁如何影响实际吞吐

除了普通和循环，DMA 控制器往往还有突发（burst）模式。普通模式下每次传输是单个数据单元传输，突发模式下 DMA 会一次锁定总线，连续搬运 4、8、16 个数据单元，然后再释放总线。突发传输能显著减少总线交接次数，适合内存到内存大块拷贝；但突发传输会长时间占用总线，如果系统中还有高实时性中断需要访问内存，反而可能引入延迟。

多通道 DMA 控制器还有一个内部 FIFO。FIFO 的作用是缓冲：当外设数据宽度和内存数据宽度不一致时，比如 ADC 输出 16 位但内存按 32 位存取，FIFO 可以做数据拼接。想追求极致吞吐时，可以采用突发模式 + FIFO 阈值配合拉满；想追求低延迟时，反而要避免过长突发。

3.4 分布式DMA：当系统不再只有一颗DMA控制器时

聊到"分布式 DMA"，这已经跳出单片机的范畴了。在复杂 SoC 和处理器平台上，单一 DMA 控制器会成为瓶颈，于是芯片设计把多个 DMA 引擎分布到不同总线段或者外设集群旁边，形成分布式 DMA 架构。CPU 只需要把传输描述符交给 DMA 引擎，DMA 引擎之间可以接力完成数据搬运。

分布式 DMA 最典型的应用在存储领域，比如 UFS 控制器内部就集成了一套 DMA 引擎，负责把接口收到的数据搬运到主内存。在这种场景里，CPU 看到的是高性能存储设备，但背后是多个 DMA 通道并行工作。理解单片机的 DMA 原理，再去看分布式 DMA 架构，发现套路是一样的：请求、仲裁、搬运、中断，只是数量级从几个通道变成了几十上百个，调度算法更复杂而已。

4. 串口DMA接收不定长数据的正确姿势：空闲中断打配合

串口是最常见的外设，串口 DMA 也是很多人入门 DMA 的第一站。但"接收不定长数据"这个需求，用 DMA 比用传统中断更讲究，因为 DMA 本身只负责搬运，不知道什么时候一帧数据结束了。这里最常用的方案是"串口 DMA + 空闲中断"。

4.1 为什么不定长接收必须搭配IDLE中断

串口空闲中断（IDLE）在 UART 接收线上检测到一段空闲时间后触发。所谓空闲时间，是接收线在一段时间内没有检测到起始位，通常意味着前面一帧数据已经收完了。这个中断不用手动清除多余标志，处理起来很高效。搭配 DMA 后，流程变成：

1. 串口 DMA 一直开着，循环模式或普通模式接收数据写入缓冲区；
2. 接收线上出现空闲，触发 IDLE 中断；
3. 在 IDLE 中断里读取当前 DMA 剩余传输量（DMA_GetDataCounter），算出已接收数据长度；
4. 立即处理缓冲区里的有效数据，然后重启 DMA 或调整剩余接收位置。

在 STM32 HAL 库里，可以更方便地使用HAL_UARTEx_ReceiveToIdle_DMA()，它会把空闲中断和 DMA 接收包装在一起，做出类似"收到一帧数据就进回调"的效果。

uint8_t rx_buf[256]; // 启动不定长DMA接收，帧结束或长度达到256都会触发回调 HAL_UARTEx_ReceiveToIdle_DMA(&huart1, rx_buf, sizeof(rx_buf)); void HAL_UARTEx_RxEventCallback(UART_HandleTypeDef *huart, uint16_t Size) { if (huart->Instance == USART1) { // Size 是本次实际接收到的数据长度 process_frame(rx_buf, Size); // 重新启动接收，准备下一帧 HAL_UARTEx_ReceiveToIdle_DMA(&huart1, rx_buf, sizeof(rx_buf)); } }

4.2 国产替代芯片的差异：以PY32F003为例

很多项目现在用国产芯片替代 STM32，比如 PY32F003。这颗片子同样支持串口 DMA，但要注意它的 DMA 通道配置和外设请求映射跟 ST 不是完全一致的，尤其是判断收发完成的标志位细节。我调试 PY32F003 串口 DMA 接收时，发现如果把参考手册上的寄存器名称想当然对应 ST，很容易翻车。比如有些国产芯片的空闲中断标志清除方法不同，需要先读串口状态寄存器再读数据寄存器，顺序反了中断标志清不掉，会导致一帧数据连续触发多次空闲中断。

所以用国产芯片做 DMA 时，不要直接抄 ST 的代码，必须对照对应芯片的参考手册重新确认以下几点：DMA 通道与串口的请求映射关系、空闲中断标志清除序列、DMA 剩余数据长度的读取方式和单位（是字节还是半字）。这几点确认好后，代码移植其实是很快的。

4.3 FreeModbus与DMA的结合：定时器超时判断代替空闲中断

FreeModbus 是工业控制里常用的 Modbus 协议栈，它的帧结束判定和普通串口不一样：Modbus 规定帧内字符间间隔不能超过 3.5 个字符时间，超过就认为一帧结束了。这在 DMA 接收场景下怎么配合？

常见做法是：串口 DMA 循环接收数据写入缓冲区，同时启动一个定时器（超时时间设为 3.5 字符时间）；每次收到新字节时刷新定时器，定时器超时后认为一帧结束。这里关键是不用字节中断去刷定时器，否则 DMA 的优势就没了。实际工程中可以利用空闲中断替代部分功能，但 Modbus 对帧间隔有严格要求，空线的判断和 DMA 完成中断的组合需要仔细验证。我自己的方案是 DMA 循环接收 + 定时器超时查询，定时器中断里读 DMA 剩余计数，如果在一段时间内发现剩余计数值没变化，就判定帧结束，然后取走缓冲区数据。

这个方法规避了芯片间空闲中断异步差异，兼容性更好，配合 FreeModbus 的移植也更顺畅。

5. PWM和ADC用DMA的高级玩法：多路输出与多通道采样

串口只是 DMA 的入门应用，真正体现 DMA 价值的还有 PWM 和 ADC。它们一个利用 DMA 不断填充控制寄存器，一个利用 DMA 连续接收转换结果，都能把 CPU 从高频操作中解放出来。

5.1 STM32F103的PWM+DMA：用内存表驱动PA1、PA3多路输出

STM32F103 的高级定时器和通用定时器可以产生 PWM 输出，但占空比需要实时更新才能形成动态效果。假设你需要同时在 PA1 和 PA3 上输出两路频率相同、占空比按正弦变化的波形，传统做法是每隔一小段时间进中断，按角度查表更新 CCR 寄存器。如果速率要求高，CPU 基本就用来"搬正弦表"了。

用 PWM + DMA 的思路是：把一段时间内要输出的占空比数值预先放进内存表，然后配置定时器更新事件触发 DMA，把内存表里的值依次搬到定时器的 CCR 寄存器。搬运完成后，DMA 完成中断指示一轮波形结束。我做过一个实用例子：主频 72MHz 的 STM32F103，输出两路 10kHz 的正弦波，查表点数 100 点，DMA 循环传输模式下完全不需要 CPU 参与占空比更新，输出非常稳定。

PA1 是定时器 2 的通道 2，PA3 是定时器 2 的通道 3。配置 DMA 时，要把内存地址指向正弦表数组，把外设地址指向 CCR2 或 CCR3 寄存器，DMA 每次更新一个通道的值。如果两路同步输出，可以配置两个 DMA 通道分别对应 CCR2 和 CCR3，或者用一个 DMA 通道搬运到 CCR2，另一个搬运到 CCR3，注意优先级错开，避免同时请求总线时互相等待。

5.2 HAL库ADC单通道DMA多次采样：连续采样和平均滤波一次搞定

ADC 采样里最麻烦的是连续采样多组数据取平均。如果用中断采样，每次转换完成进中断读值，高频下 CPU 占用率极高。DMA 能直接把 ADC 数据寄存器里的转换结果连续搬运到内存数组，配合 ADC 扫描模式和 DMA 循环模式，可以实现不间断的多通道采样。

用 STM32 HAL 库配置 ADC 单通道多次采样时，大致步骤是：

ADC_HandleTypeDef hadc1; DMA_HandleTypeDef hdma_adc1; // 假设采样32次求平均 #define ADC_SAMPLE_TIMES 32 uint16_t adc_values[ADC_SAMPLE_TIMES]; HAL_ADC_Start_DMA(&hadc1, (uint32_t *)adc_values, ADC_SAMPLE_TIMES);

这条函数会启动 ADC，并让 DMA 把转换结果自动搬运到adc_values数组。当 DMA 搬运完 32 个数据后，产生传输完成中断，此时对这 32 个值求平均即可得到滤波后的采样值。过程中 CPU 没有参与每一次的数据读取。

需要注意的一个细节：ADC 触发方式和 DMA 循环模式配合时，如果用定时器触发 ADC 转换，触发频率不能太高，否则 DMA 来不及搬运上一次的结果，数据会被覆盖。通常把 DMA 优先级调整为高于其他通道，并且确保采样频率和 DMA 带宽匹配。

5.3 双缓冲（乒乓缓冲）解决数据连续性问题

ADC 连续采样或者音频采集时，往往不希望 DMA 搬运完一批数据后停下来等待 CPU 处理，这样会产生数据空洞。双缓冲是标准解法：DMA 目标地址在缓冲 A 和缓冲 B 之间自动切换。DMA 正在填 A 的时候，CPU 处理 B；当 A 填满时 DMA 自动切换去填 B，同时产生中断通知 CPU 处理 A。两个缓冲区交替使用，数据流可以不间断。

在单片机没有硬件双缓冲的情况下，也可以用 DMA 传输完成中断回调里手动修改内存地址来实现，但切换瞬间可能会有短暂的请求冲突。现在不少芯片的 DMA 控制器直接支持 double-buffer 模式，配置一下就能用，这是我在实际项目中非常推荐的一种工作方式。

6. DMA踩坑记录：连续请求、缓存一致性、发送等待这些坎怎么过

DMA 用顺手以后，真正麻烦的不是原理，而是各种边缘情况。这些坑不遇到一次，看参考手册十遍也记不住。

6.1 DMA串口发送：要不要等上一轮发送完再开启下一轮？

答案是肯定的。串口 DMA 发送如果不等上一轮发送完成标志就重新配置缓冲区并启动发送，轻则发出的数据错乱，重则 DMA 把未传输完的旧数据和刚更新的新数据混在一起。

正确做法是启动发送前检查上一次HAL_UART_GetState()是否为 ready，或者在 DMA 传输完成中断回调里设置标志位，下一帧发送前等这个标志位。这里有一个隐藏性能问题：一帧数据长度很短时，DMA 发送完成中断产生后，硬件 FIFO 可能还没把最后几个字节完全移位发送出去，如果立刻切换 GPIO 或者关闭串口，尾字节可能丢失。严格做法是等TC（传输完成）标志而不是只等 DMA 完成标志。

6.2 缓存一致性：当DMA和CPU同时访问同一块内存

带 Cache 的高性能 MCU（比如 Cortex-M7）上，DMA 搬运的数据对 CPU 来说可能是"过期"的。原因在于 CPU 通过 Cache 读数据，而 DMA 直接把数据写进了主内存，两边的数据不一致。处理办法是用 CMSIS 提供的函数：

SCB_InvalidateDCache_by_Addr((uint32_t *)rx_buf, len); // 接收后，在读之前使Cache失效 SCB_CleanDCache_by_Addr((uint32_t *)tx_buf, len); // 发送前，把Cache数据回写到主内存

如果不处理 Cache 一致性，会看到串口接收的数据偶尔是旧值、发送数据偶尔缺一段，这类问题很难排查，因为不是稳定复现。排查时如果确认 DMA 配置没问题，就要考虑是不是 Cache 惹的祸。

6.3 数字逻辑分析仪和DMA测速软件在调试中的角色

调试 DMA 时，很多人喜欢用各种 DMA 测速软件去测搬运速率，但其实单片机上并没有现成的"DMA 测速软件"可以直接跑。更实用的方法是用逻辑分析仪看外设引脚时序，或者听中断回调里对 GPIO 翻转，再用示波器测量带宽。PC 平台上确实有 DMA 测速工具，但用来测磁盘或内存，和嵌入式 DMA 完全是两码事。

我常用的测量思路是：开启 DMA 循环传输，在 DMA 完成中断里翻转一个 GPIO，然后用逻辑分析仪测量 GPIO 翻转频率，就能反推 DMA 实际搬运速率。这个速率和理论带宽的差异，往往能暴露总线冲突或 DMA 优先级问题。

6.4 常见DMA配置错误汇总

列一个我踩过的高频坑清单：

6.5 一个真实的排查过程：PWM+DMA输出波形有毛刺

去年做一款驱动板，STM32F103 用 PWM+DMA 产生多路模拟信号，上电后发现波形上偶尔有毛刺。一开始怀疑是逻辑分析仪触发问题，后来用示波器确认毛刺确实存在，且位置不固定。排查路径是：

1. 检查 PWM 频率和 DMA 搬运速率匹配度，确认定时器更新事件触发 DMA 的频率没有超过 DMA 吞吐上限；
2. 用 GPIO 翻转法测出 DMA 实际搬运周期，和预计周期对比，发现不稳定，推测有总线竞争；
3. 查看工程里 ADC DMA 也在工作，且优先级配置和 PWM DMA 一样；
4. 把 ADC DMA 优先级降低，PWM DMA 保持高优先级，毛刺消失。

这个案例说明，DMA 不是独立运行的，多 DMA 通道之间、DMA 与 CPU 之间的总线调度会直接影响外设时序。配置 DMA 时不能只看单个通道，要从系统角度统一规划优先级。

最后说一个个人体会：DMA 用得好不好，往往是看一个人能不能从"每一个中断都处理"的惯性思维里走出来。先想清楚数据流向，再想清楚谁来触发搬迁，最后再关心中断怎么处理，这个顺序下来，大多数 DMA 问题都能迎刃而解。遇到疑难杂症时，不要急着怀疑硬件，按"请求-仲裁-搬运-完成中断"整条链路逐个环节排查，比盲目调整参数高效得多。