企业官网建设流程全解析

如何构建一台10.5GHz相控阵雷达：AERIS-10开源硬件完整拆解

【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR

AERIS-10 是一台开源的 10.5 GHz 相控阵雷达，采用脉冲线性调频（PLFM）体制：3 公里与 20 公里两种探测距离版本、±45° 电子波束转向，脉冲压缩与多普勒检测全部在片上 FPGA 完成，并附带 Python GUI。如果你想动手做波束成形和雷达信号处理，这是一套可以直接落到实验台的硬件入口。

从无人机防撞场景看 3km 版本

以无人机开发场景为例。你要在远处发现障碍物并确认方位，商业相控阵的成本却很难接受。AERIS-10 的基础版（3 km 档）给出的组合是：3 公里探测距离，俯仰/方位 ±45° 电子转向，外加步进电机实现的 360° 机械旋转，输出约 1 W/通道、共 16 通道。GUI 还支持给每个检测点打 GPS 位置标签（UM982 模块），并用 IMU（GY-85）做俯仰/横滚修正，目标坐标可以直接落到地图上。这些接口在 README 的主板组件清单里逐一列出，对应代码在9_Firmware/9_1_Microcontroller/（gps_handler.cpp、um982_gps.c）。

顺着信号链：AERIS-10 雷达系统如何工作


别从板卡清单看起，跟着数据流走。发射方向上，XC7A50T FPGA 生成 PLFM 线性调频 chirp，经 DAC 输出，由两片 LTC5552 混频器上变频到 10.5 GHz；4 片 ADAR1000 四通道波束成形器控制 16 个天线单元；ADTR1107 作为前端收发芯片，发射时是功率放大级，扩展版再级联 16 块 QPA2962 10 W GaN 功放板。接收方向镜像：ADTR1107 做低噪声放大、ADAR1000 做接收波束成形，下变频回中频后由 ADC 以 400 MS/s 采样（见9_Firmware/9_2_FPGA/ad9484_interface_400m.v与ddc_400m.v）。FPGA 内部依次是 I/Q 下变频、CIC/FIR 抽取、匹配滤波脉冲压缩、多普勒 FFT、MTI 杂波抑制和 CFAR 检测，结果经 USB 送出。STM32F746 不碰基带：它负责上电时序、AD9523-1 参考时钟、两片 ADF4382A 本振、波束成形器配置，以及 16 路 PA 漏极电流测量（ADS7830）与漏极电压闭环（DAC5578）。

天线阵列有两个版本：8×16 贴片（基础版）和 32×16 介质填充缝隙波导（扩展版），布局文件在4_Schematics and Boards Layout/4_6_Schematics/Antennas/。

采购、环境搭建与首次校准时间线

习惯一次性把系统全部装完，大概率会卡在上电环节。更稳的走法是拆成四步。

第一天（约 2 小时）先跑软件，不碰硬件：克隆仓库、装 GUI 依赖、进入演示模式，你就能在图上看到距离-多普勒图和一组演示目标——这既验证了环境，也让你先熟悉界面。

git clone https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR cd PLFM_RADAR/9_Firmware/9_3_GUI pip install -r requirements_v7.txt

第 1–2 周订板与采购。Gerber、BOM、CPL 都集中在4_Schematics and Boards Layout/4_7_Production Files/，按主板、功放板、电源板、频率合成板、贴片天线分目录；机械图在8_Utils/Mechanical_Drawings/。先做电源板和主板。

第 2–3 周上电冒烟测试。docs/bring-up.html给了现成顺序：先查默认跳线设置，关 RF 上电并记录电流，确认 FPGA 配置（DONE/INIT），再看 MCU 日志、AD9523 状态、ADF4382A 锁定、ADAR1000 回读、ADC 与 USB 路径，最后才做 PA 偏置和 RF 使能，每个环节都写明了中止条件。

第 4–6 周校准与联调。启动时的 Idq→Vg 闭环校准已经内置：DAC5578 输出漏极电压，ADS7830 回读电流，开机自动收敛到目标值（README 主板条目）。

想先验证固件而不等板子，主机侧测试不需要硬件：

cd 9_Firmware/9_2_FPGA && bash run_regression.sh cd 9_Firmware/9_1_Microcontroller/tests && make clean && make

10.5 GHz 相控阵雷达关键参数

三点值得展开。距离差异不是玄学，是输出功率（1 W 对 10 W）与天线口径（8×16 贴片对 32×16 波导）共同决定的；扩展版多出 16 块独立 QPA2962 功放板，这是两块版本成本与散热设计的主要差距。电子转向由 4 片 ADAR1000（每片 4 通道）写相位实现，±45° 覆盖最常用的象限，360° 机械旋转由步进电机补全视场。副瓣水平是设计选择：5_Simulations/array_pattern_Kaiser25dB_like.py用约 −25 dB 副瓣的 Kaiser 窗计算阵列方向图。

上电联调的三个高频问题与解法

docs/bring-up.html的中止条件按现象组织，下面三条覆盖上电阶段的大部分情况：

• 现象：上电后某路电源轨电流异常或温升超出预期空闲包络。原因：上电时序错误（时序由微控制器控制，参数见3_Power Management/Power Management V6.xlsx）或稳压器使能设置错误。解法：立即中止，复查跳线与稳压器使能，重测后再继续。
• 现象：ADF4382A 的锁定 GPIO 与寄存器读回不一致。原因：本振未锁定，常见于 AD9523-1 参考时钟链路。解法：不要进入 RF 环节，回查时钟状态引脚并重新初始化本振。
• 现象：ADAR1000 scratchpad 回读失败。原因：波束成形器 SPI 链路或配置序列问题。解法：不使能发射，逐片做通信确认；主机侧 SPI 驱动单测在9_Firmware/9_1_Microcontroller/tests/。

三条的共同逻辑是同一句话：bring-up 文档要求每一步都有明确退出标准，因为 RF 环节误判的代价远高于数字环节。

CERN-OHL-P 与 MIT：许可边界和贡献入口

硬件部分（原理图、BOM、Gerber、机械图）用 CERN-OHL-P v2，软件与固件（FPGA Verilog、STM32 代码、Python GUI）用 MIT，完整文本在Licence。CERN-OHL-P 允许你使用、修改、制造乃至销售基于该设计的产品；要求是保留原始版权声明、分发时注明修改内容与修改者、并以源格式提供修改后的设计。

想参与开发：从develop分支拉 topic 分支（main 只放发布版），提交前跑齐 CI 四项——ruff + pytest、FPGA 回归、MCU make 测试、跨层契约测试（9_Firmware/tests/cross_layer/）。CONTRIBUTING.md还规定radar_system_top.v是 opcode、位宽与复位默认值的唯一事实来源，测试必须包含对抗性验证。

本周的第一目标

别把目标定成"造完整套雷达"。第一个可量化的退出标准是：在你机器上装好 GUI 依赖并跑起演示模式，在距离-多普勒图上看到 6 个演示目标，检测列表出现对应 Track ID 行；同时让上面两条主机侧测试命令保持通过。硬件到货后的下一个目标，是逐条走通docs/bring-up.html的 board-day 冒烟测试，终点停在"FPGA 配置完成、时钟与本振锁定"。

【免费下载链接】PLFM_RADAROpen-source, low-cost 10.5 GHz PLFM phased array RADAR system项目地址: https://gitcode.com/GitHub_Trending/pl/PLFM_RADAR