企业官网建设流程全解析

简介：本资源为一篇发表于2023年5月IEEE MTT期刊的带宽增强型Doherty功率放大器（DPA）完整ADS仿真工程，面向射频微波工程师、高校研究生及高频电路设计从业者，聚焦解决传统Doherty结构带宽窄、负载调制非理想导致效率回退不足等核心问题。工程基于准电阻负载阻抗设计理念，在1.7–2.6 GHz宽频段实现饱和输出功率42.2–44.64 dBm、效率61%–76.7%，并显著提升6 dB回退效率至40.8%–56.5%。压缩包含2000个文件，主体为585个ATF器件模型、291个HTM帮助文档、290个DAT仿真数据、266个NET网表及百余个S参数文件（s2p/s4p/s17p等），总大小274.7MB，结构完整覆盖器件库、原理图、谐波平衡仿真设置与结果分析。已有287人学习下载，用户可直接复现论文关键指标、调用Cree/Walsin等厂商器件模型、对比不同偏置与匹配方案对带宽与效率的影响，是深入理解宽带DPA设计与ADS实操的高价值参考工程。 做射频功放设计的兄弟应该都有这种感觉：Doherty PPA这名字不新鲜，基站里高效功放大面积用，原理也不算复杂，可真要自己动手在ADS里把一个带带宽增强思路的Doherty工程跑通，坑一比一多。尤其是这两年为了在sub-6GHz频段覆盖更多载波，带宽成了硬指标。传统Doherty靠四分之一波长阻抗变换线做载波合成，中心频率效率很漂亮，一旦偏离中心频率，变换线的相位和阻抗关系就偏了，回退效率直接垮掉。2023年5月发表在MTT上的那篇工作，核心思路是用“准电阻负载阻抗”来缓解这个带宽瓶颈。我最近照着这个方向搭了一整套ADS工程，从器件模型、负载牵引到合路网络、整体优化都走了一遍，这里把这套实现过程、关键参数和踩过的坑整理出来，希望对正在做Doherty的同行有一点参考。

这个内容既适合已经能独立完成单管功放设计、想进一步理解Doherty负载调制的人，也适合刚接触ADS、想通过一个完整工程把Load-Pull、HB仿真和匹配优化串起来的同学。我不打算把论文原文复述一遍，而是用“如果我重新做一次，会怎么设计”的方式，把工程落地中的选择、计算、仿真和排错过程讲清楚。

1. 先把这个项目拆清楚：Doherty带宽问题与准电阻负载思路

1.1 Doherty到底在做什么

Doherty功放的核心价值，是用有源负载调制让放大器在较大功率回退范围内保持高效率。经典两路Doherty里，载波功放（Carrier）工作在AB类，峰值功放（Peak）工作在C类。小信号时峰值功放不导通，只有载波工作，载波看到的负载阻抗被四分之一波长线提升到较高值，比如2Ropt，这样载波提前进入饱和，效率峰值出现在6dB回退点。大信号时峰值功放开始导通，向合路点注入电流，通过有源负载调制把载波看到的阻抗拉回Ropt，两路同时饱和，输出最大功率。

这个架构本身很优雅，但对窄带系统还好，在宽带系统中问题很明显。传统Doherty的阻抗逆变器通常就是一段90度微带线，它的电长度只在中心频率上是准确的。一旦频率偏离，等效的阻抗变换比和相位都会变化，导致载波和峰值两路在不同频率点的工作状态错位，回退效率、饱和功率和增益都会产生波动。论文里的“准电阻负载阻抗”思路，就是在合路网络里尽量减少这种频率敏感性，让载波功放在回退和饱和两个状态下，从输出参考面看进去的负载阻抗都更接近一个纯电阻，并且这个电阻值在目标频带内保持稳定。

1.2 传统Doherty的带宽瓶颈和准电阻负载的出现

要理解为什么“准电阻”能增强带宽，可以先看传统四分之一波长变换线的频率特性。四分之一波长线把负载RL变换成Zin = Z0^2 / RL，这个关系只在中心频率满足。偏频时，它的输入阻抗会变成带复数的值，实部偏离目标，虚部也不再为零。Doherty要求载波在回退态看到约2Ropt的电阻，在饱和态看到Ropt的电阻。如果合路网络在不同的频率点上给出的阻抗虚部太大，载波功放的输出匹配就会被破坏，效率和功率自然下降。

“准电阻负载阻抗”并不是说完全没有电抗，而是说在带宽范围内，合路网络在载波功放端口呈现的等效阻抗，其虚部被压缩到很小、实部尽量保持在设计值附近。做的时候可以用低通滤波器结构替代单根四分之一波长线，或者用多节阻抗变换网络，把合路点的阻抗随频率剧变的趋势抹平。这样在偏离中心频率时，载波看到的阻抗仍然接近纯电阻，负载调制关系仍能成立，于是带宽从百分之几扩展到百分之十几甚至更高。

所以在ADS里做这类设计，不能一上来就画两根四分之一波长微带线，而是要先建立一个频率相关的合路阻抗模型，通过优化让它在频带内“准电阻”。这个思路贯穿了我后面所有仿真步骤。

2. 动手前要搞定的关键点：器件模型、负载牵引和ADS工程准备

2.1 器件选型与模型库导入

做Doherty仿真，第一件事是选管子。2023年MTT那类宽带Doherty常用GaN HEMT，因为它的高击穿电压和高功率密度适合基站场景。我这里用了Cree/Wolfspeed的CGH40010F，10W GaN，中心频率选在3.5GHz，目标频带3.3到3.8GHz，正好覆盖5G sub-6GHz的n78频段。这个管子模型精度不错，ADS里配合厂商提供的Design Kit用起来很顺。

模型库导入是个容易卡住的点。很多厂商会提供zip格式的模型库，比如Cree的Cree_Model_Library，导入方法是在ADS菜单栏选择File -> Install Design Kit，选中解压后的目录，按提示完成安装。注意安装之后还要在原理图中确认器件symbol路径是否正确，否则仿真时会报“model not found”。有些同学的模型是单文件格式，比如三极管模型或功率管模型，这时候需要在Data Items里新建一个Symbol，再把厂商给的Netlist模型映射进去。热点词里提到的ATFS4143模型库导入也是同样的思路，关键点是Library路径必须全局可见，建议把模型文件放在ADS安装目录之外的独立文件夹，避免权限问题。

原理图里摆放器件后，不要急着连电路。先给管子的静态工作点做一次DC仿真，确认Vds=28V、Vgs偏置在合适范围。CGH40010F的典型夹断电压在-3V左右，AB类我一般设在-2.7V，静态漏极电流约150mA，C类峰值功放设在-4V左右，确保它在大信号驱动下才能导通。这个偏置点直接影响后续负载牵引结果，务必先定下来。

2.2 基板参数与微带线设计准备

ADS工程里衬底（Substrate）设置直接决定所有微带线尺寸计算是否准确。我用的是Rogers RO4350B，相对介电常数3.66，厚度0.762mm，铜箔厚度35um，损耗正切0.0037。这些参数可以在ADS的Substrate Editor里新建一个substrate定义。

有一点容易被忽略：表面粗糙度。很多同学在EM仿真时发现实测损耗和仿真对不上，很大原因是没设置表面粗糙度。在衬底编辑里，把导体表面粗糙度Roughness设为0.5um左右，使用Hammerstad粗糙度模型，然后重新计算线宽和线长，导体损耗会更接近真实。尤其是后面做版图联合仿真时，这个参数对增益和效率的影响不能忽视。

基板参数设置好后，可以用LineCalc工具计算微带线。比如工作频率3.5GHz，50欧姆微带线在RO4350B上大概是1.08mm左右，四分之一波长电长度约12.5mm。不过这个只是初始值，后面在合路网络优化中，这段线的长度和宽度都会作为变量调整，所以不用太纠结初值。

2.3 宽带负载牵引：找到准电阻目标的起点

单管功放的负载牵引是Doherty设计的起点。原因很简单：只有知道了管子自己最舒服的负载阻抗点，才能反推Doherty合路网络每一段应该怎么设计。在ADS里，负载牵引可以用自带的Load-Pull模板，原理图里放上器件模型、直流馈电、基波和谐波负载，设置输入功率扫描和谐波次数。

我通常在3.3、3.5、3.8GHz三个频率点分别做负载牵引，找最大输出功率和最大PAE的折中阻抗。以CGH40010F在3.5GHz为例，最佳负载阻抗大致在20 + j5 欧姆量级，源阻抗在10 - j8 欧姆量级。这里注意，最佳负载阻抗不是一个点，而是一个等高线区域，工程上只要落在效率大于55%的圆圈里，具体数值可以再配合匹配网络微调。

宽带Doherty的负载牵引不能只看单频点，还要把三个频点的最佳阻抗轨迹叠加起来看。如果轨迹在Smith圆图上跨度很大，匹配网络实现时就要折中。准电阻负载思路就是希望最终合路网络提供的阻抗轨迹别太弯，尽量落在最佳阻抗区附近。所以后期在做合路网络时，我会反过来把仿真得到的最佳负载阻抗存成参考数据，作为优化目标之一。

3. ADS工程实现：从匹配网络到整体Doherty仿真

3.1 准电阻合路网络的设计方法

这是整个工程的核心，也是和传统Doherty差别最大的地方。传统做法是载波功放输出用一段Zl=50欧的四分之一波长线连接到合路点，峰值功放直接接合路点，合路点再接50欧负载。我不这样做，而是把载波和峰值两个功放的输出匹配网络设计成“先各自匹配到中间实阻抗，再经过低通式合路网络合并”的结构。

具体在ADS里，我会先用理想传输线构建一个等效合路网络：载波端口串联一段特性阻抗较低的电感等效线，再并联一段开路线等效成电容，构成低通匹配。峰值端口类似，但相位关系要匹配。这种结构的频率响应比四分之一波长线平缓，能够让载波端口在频带内看到约100欧姆（回退态）和50欧姆（饱和态）的近似纯电阻。

设计顺序我建议这样：

1. 先单独设计载波功放的输出匹配网络，目标是把最佳负载阻抗20+j5欧姆变换到100欧姆，并且在整个3.3到3.8GHz频段内，从100欧姆端回看进去的阻抗尽量是纯阻。这一步可以用ADS的匹配设计向导或者直接优化S21和S11。

2. 再设计峰值功放的输出匹配网络，目标是把峰值管的最佳负载阻抗变换到50欧姆或根据功分比要求的等效负载。

3. 把两路接在一起，在合路点加50欧姆负载，载波网络和峰值网络之间通过一段低阻抗/高阻抗微带线连接，做整体优化。优化变量是微带线的宽度和长度，优化目标是在3.3、3.5、3.8GHz三个频点上，载波端口在“峰值功放关断”和“峰值功放全开”两种状态下的输入阻抗实部分别为约100欧和50欧，虚部接近0。

这里有个经验：不要企图用一个频点的完美匹配搞定全频段。我一开始把3.5GHz的匹配做得非常漂亮，结果3.8GHz效率掉得厉害。后来用多点联合优化，每个频点给了不同的权重，整个频带才平衡下来。准电阻负载的意思是“在整个目标频段内虚部尽量小”，而不是某一频点虚部为零。

3.2 输入功分器与相位补偿

输出合路网络确定之后，输入端的功分器和相位补偿同样决定成败。Doherty需要载波和峰值两路输入信号在合路点同相，但两路的输出匹配网络、偏置网络、增益都有差异，所以必须有相位补偿线。

功分器我用的是两路等分威尔金森功分器，工作频率覆盖3.3到3.8GHz，在ADS里可以用微带线模型画出来。如果载波和峰值功放饱和功率不同，可以改成不等分功分器，分比根据输出功率比来算，比如载波功放和峰值功放都是10W，分比就是1:1；如果峰值功放选大一档，比如峰值用25W，分比要相应调整。

相位补偿的做法很直接：先让峰值功放完全关闭，只让载波工作；再看从功分器输入到合路点的相位差。然后在峰值输入支路加上一段可调微带线，让两支路在中心频率处的相位一致。这一步我会用S参数仿真，观察S21的相位，把补偿线长度设成变量，优化目标设为相位差等于0度或360度整数倍。

注意相位补偿和输出合路网络是联动的。比如输出网络是低通结构，频率色散特性与四分之一波长线不同，所以补偿线长度也要在多点频率上做优化，不能只看3.5GHz一个点。我通常会在3.3、3.5、3.8GHz三个频点同时看相位差，确保全频带内误差控制在正负10度以内。

3.3 偏置网络设计要点

偏置网络看起来很简单，但它在宽带Doherty里往往是最容易被忽略的“暗坑”。载波功放AB类和峰值功放C类的偏置电压不同，直流馈电如果直接连到RF主路，射频能量会大量漏进电源，造成效率下降甚至自激。所以偏置线要用高阻四分之一波长线加扇形开路线，让射频信号在馈电点看到近似开路。

在ADS原理图里，高阻线可以用MTEE或MLIN，扇形开路线用MRADIAL。线宽我一般取0.4mm左右，特性阻抗大约80到100欧姆，长度在3.5GHz时接近四分之一波长。扇形开路线的半径可以先算一个初始值，然后用优化微调，让偏置点在目标频带内的回波损耗尽量大。注意扇形线的尺寸不能太大，否则会引入额外的寄生电容，影响输出匹配。

电源端的RC稳定网络也要加上。GaN管子增益高，容易在低频段产生振荡，通常在每个功放的栅极和漏极偏置线末端串一个几欧姆到几十欧姆的电阻，并联一个小电容。ADS里可以用电阻、电容、电感元件搭一个简化的偏置模型，也可以用厂商提供的偏置网络模板。这个稳定网络放在偏置电路里，不会影响RF主路，但能有效防止仿真中因为低频增益过高导致的非正常振荡。

3.4 整体谐波平衡仿真与优化

合路网络、输入功分器、偏置网络都在原理图里拼起来之后，就可以做整体HB仿真。我习惯用HB1Tone模板，频率设置为3.5GHz，谐波次数设到7阶或者9阶，输入功率从15dBm扫到35dBm，步进0.5dB。然后把频率变成扫描变量，同时跑3.3、3.5、3.8GHz三个点，观察效率和增益随输出功率的变化曲线。

在ADS里设置优化目标时，可以这样写：

• 在3.3/3.5/3.8GHz三个频点，6dB回退功率处的PAE都要大于48%。
• 饱和输出功率大于39.5dBm。
• 小信号增益大于12dB，增益波动小于1.5dB。

优化算法我用Random和Gradient混合跑。先Random搜索一遍全局，再用Gradient从最好的一组变量开始精调。变量数量控制在10到15个以内，太多容易不收敛。优化过程中，如果效率曲线出现不合理的毛刺，先不要急着加目标，去查偏置点是否设置正确，峰值功放是否提前导通，相位补偿线是否出现频率翻转。

整体仿真收敛后，我还会做一个“准电阻验证”：在原理图中把载波功放的输出端断开，在载波匹配网络入口处加一个Z参数探针，然后仿真扫描频率。重点关注峰值功放关断和全开两种状态下，从载波端口看进去的输入阻抗轨迹。如果轨迹在Smith圆图上比较集中、虚部不大，说明合路网络确实实现了准电阻负载，后面实测也会比较稳定。

4. 实操中常见问题排查与心得

4.1 回退效率不涨或峰位偏移

这是Doherty仿真里最常见的问题。表现是效率曲线在小信号时正常上升，但到了6dB回退点附近没有出现明显的效率峰，或者效率峰出现在比6dB更低的功率回退位置。

排查顺序我一般是这样的：先看峰值功放是否过早开启。C类偏置如果太浅，比如只比夹断电压高一点点，小信号时峰值功放就开始漏电流，把负载调制提前做了，回退点会往低功率方向移动。解决办法是把峰值功放栅极电压再调深一点，让它在大约6dB回退点才导通。

然后检查载波功放看到的负载阻抗是否在回退态满足约2Ropt。可以通过扫描峰值功放gate电压从深C类到浅C类，观察载波功率变化来定位。如果载波在回退点已经提前压缩，多半是合路网络的等效阻抗偏低，把载波负载“压”得太小，需要加大载波输出网络到合路点之间的阻抗变换比。

相位错误也会导致效率峰消失。如果载波和峰值两路在合路点是反相的，峰值功放开启时不仅不能帮载波，反而会拉低效率。这时去S参数里看两路相位差，补偿线长度重新调整。

4.2 宽带增益波动大

多频点仿真时，如果3.3到3.8GHz的增益起伏超过2dB，用户第一感觉是输入匹配不好。但有时候输入匹配很好，增益波动还是很大，问题出在输出合路网络的频率选择性。低通式合路网络在低频端插损小、高频端插损大，如果不好好优化，增益曲线就是低频高、高频低。

处理办法是在优化目标里显式加入增益波动约束，比如在整个频带内设置多个频点，每个频点的输出功率取P1dB以下小信号增益，目标范围限制在12到13.5dB之间。另外，输入端的平衡电阻和功分器隔离度也会影响两路之间的耦合，如果隔离电阻精度不够，增益曲线也会变得不平坦。

我后来还把载波和峰值功放分别看了一遍小信号增益，发现峰值功放在C类偏置下小信号增益很低，这是正常的，但它的高线性增益要到是大信号时才起来。所以增益波动不能光看小信号，还要结合在6dB回退点的大信号增益来判断。如果大信号增益在频带内是平的，小信号有一点波动可以接受。

4.3 HB仿真不收敛

ADS非线仿真不收敛，真的是磨人。我遇到最多的情况是谐波次数太高或者迭代初值给得不好。在Doherty这种双管强非线性电路里，HB的谐波平衡迭代很容易在峰值功放导通瞬态附近震荡。降低谐波次数到5阶，或者把输入功率扫描的步进从0.5dB改成1dB，通常能缓解。

另一个常用技巧是先让峰值功放关闭，单独仿真载波功放，确认载波单独工作没有收敛问题后，再把峰值功放打开。如果峰值支路一开就不收敛，检查峰值功放的栅极偏置是否在深C类，或者输出匹配网络里是否有负阻。GaN管的稳定性在失配条件下会变差，可以在峰值功放栅极加一个RC串联稳定网络，提高低频稳定性，然后再做HB。

如果还是不收敛，我会把理想传输线换成实际微带线模型时容易出现的不连续效应拆掉，先用理想器件跑通整体架构，确认架构正确后，再逐步替换成微带线。这样能把变量范围缩小，收敛概率提高很多。

4.4 关于EM仿真和表面粗糙度

原理图优化完成后，下一步通常是版图EM联合仿真，但这步很多人会在效率上受到打击。原因有两个，一是版图里的微带线弯角、T形接头等不连续结构没有在原理图里完全体现，二是衬底里的表面粗糙度没设置。线损在毫米级波段非常明显，尤其在高频端，效率可能直接掉3到5个百分点。

在ADS里做版图仿真前，我会把衬底里的表面粗糙度模型加上，并在版图仿真设置里选择“Finite ground”而不是“Infinite ground”，让地回流路径更接近实际情况。然后对比原理图仿真和版图仿真的效率和增益，如果差距在一个合理范围内，就可以认为原理图设计可以送加工；如果差距过大，多半是某段馈线宽长计算错误或者地过孔太密引起寄生电感。

我个人习惯是先做一次无源版图EM仿真，只验证输出合路网络的S参数，确认阻抗轨迹和原理图一致后，再接器件做联合仿真。这一步能提前发现问题，省下大量调参时间。至于ADS里的EM求解器，用Momentum的RF模式就够了，不需要选太高的网格密度，仿真速度和精度比较平衡。

最后聊几句实在的

这套工程从头跑下来，我最深的体会是：别指望把某个频点调到极致就完事，宽带Doherty的功夫全在平衡。准电阻负载阻抗听起来是个很高深的概念，落到ADS里其实就是让合路网络在目标频带内给出的阻抗轨迹尽量平缓，虚部压住，实部稳定。做的时候多花点时间在负载牵引和合路网络优化上，后面整体调到宽带就会顺很多。

刚开始接触这个设计的同学，我建议先别直接挑战3.3到3.8GHz，把频率缩窄到3.4到3.6GHz，把单频点的六台效率调好，再一点点拓宽。拓宽的过程里，保持准电阻负载的阻抗轨迹图常开，哪一端的阻抗轨迹开始乱，就重点调哪一段匹配，很快就能找到感觉。最后再分享一个小技巧：在ADS里保存好每个优化阶段的最优变量组，不要总从一个初始点重新优化，因为这种多变量问题很依赖初值，好的初值比多跑几个小时优化算法更有用。

本文还有配套的精品资源，点击获取