企业官网建设流程全解析

1. MC68328中断控制器：从手册到实战的深度解析

如果你正在为一块基于MC68328（DragonBall）的嵌入式板卡编写驱动程序，或者你只是想深入理解一款经典微控制器的中断机制是如何从硬件层面构建起来的，那么这篇文章就是为你准备的。手册里的寄存器描述和框图固然重要，但真正把中断系统用起来、用稳定，中间隔着无数个需要踩的“坑”。今天，我就结合自己当年在掌上电脑（PDA）项目上折腾MC68328的经验，把中断控制器从原理到编程，再到调试避坑，给你掰开揉碎了讲清楚。这不是一篇照本宣科的翻译，而是一个老工程师的实战笔记，希望能帮你少走弯路。

MC68328作为早期PDA和手持设备的明星芯片，其中断系统设计体现了M68K架构的经典思路，同时又针对低功耗、高集成度应用做了不少优化。它管理着23个中断源，并将其归入7个优先级（Level 1最低，Level 7最高）。理解它的关键在于掌握其“两级仲裁”机制：硬件负责不同优先级之间的裁决，而同一优先级内的多个中断源（比如Level 4下有UART、Timer2、GPIO等一大堆）谁先谁后，就得靠你的软件来决定了。这套机制既保证了高优先级事件的实时性，又为复杂的外设管理提供了灵活性。接下来，我们就从最根本的原理开始，一步步拆解。

1.1 核心机制：中断响应全流程拆解

当MC68328的中断控制器开始工作时，它其实在幕后执行了一个精密的流水线操作。这个过程不是一蹴而就的，我们可以把它分解成几个清晰的阶段，理解每个阶段硬件在做什么，软件又该如何配合。

第一阶段：中断请求与挂起任何一个中断源，无论是外部引脚IRQx的电平变化，还是内部定时器计数溢出，都会首先将中断请求信号发送到中断控制器。控制器内部有一个“中断挂起寄存器（IPR）”，它会忠实记录所有产生请求的中断源，无论这个中断当前是否被屏蔽。你可以把IPR想象成一个永不关门的接待室，所有来访者（中断请求）都会在这里登记。这是排查“中断丢失”问题的第一个检查点——如果连IPR里都没有记录，那问题很可能出在外设本身或信号通路上。

第二阶段：优先级仲裁与屏蔽过滤登记之后，就要看谁能被接见了。这里有两道关卡。第一道是“中断屏蔽寄存器（IMR）”。如果某个中断对应的IMR位被置1（默认复位后全是1，即全部屏蔽），那么即使它在IPR里挂了号，也会被过滤掉，无法进入下一轮。这给了你精确控制中断全局开关的能力。第二道关卡是优先级仲裁器。所有未被屏蔽的挂起中断，会按照其预设的优先级（Level 1-7）进行排序。仲裁器会选出其中优先级最高的那个，准备提交给CPU内核。这里有个关键细节：CPU自身有一个状态寄存器（SR）中的中断优先级掩码（I2, I1, I0位）。只有当中断控制器的请求级别高于CPU当前的中断屏蔽级别时，这个中断请求才会真正被CPU“看见”并响应。这实现了系统级的、动态的中断优先级管理。

第三阶段：中断应答与向量生成一旦CPU决定响应中断，它会启动一个特殊的“中断应答周期”。在这个周期里，CPU会在地址总线上输出当前响应中断的级别编码（Level 1-7对应二进制001-111）。中断控制器检测到这个周期，就知道该自己“发言”了。它会根据当前响应的中断级别，生成一个8位的中断向量号。这个向量号的构成是：高5位来自你编程设定的“中断向量寄存器（IVR）”，低3位就是当前的中断级别。例如，如果你设置IVR为0x40（二进制0100 0000），响应一个Level 4中断，那么生成的向量号就是 (0x40 >> 2) | 0x04 = 0x44。CPU拿到这个向量号后，会将其乘以4，得到一个内存地址，这就是“异常向量表”的入口。

第四阶段：上下文切换与服务程序执行CPU根据向量地址，从内存中取出中断服务程序（ISR）的入口地址，然后开始执行一段标准的“现场保护”流程：将当前程序计数器（PC）、状态寄存器（SR）等压入堆栈，然后跳转到ISR。至此，硬件的工作基本完成，接力棒交到了你的软件手中。你的ISR需要完成三件事：1. 通过读取“中断状态寄存器（ISR）”来精确判断是哪个中断源触发了本次中断（尤其是在同一级别有多个源时）；2. 执行实际的中断处理任务；3. 清除中断源（对于边沿触发的中断，向ISR对应位写1；对于电平触发的中断，则需操作外设硬件清除信号）。最后，ISR以RTE指令返回，CPU自动恢复之前保存的现场，主程序继续运行。

注意：手册中特别强调，MC68328不提供自动向量（Autovector）。这意味着在系统启动时，你必须正确初始化IVR，并将各个级别中断的服务程序入口地址填写到异常向量表的正确位置（0x100 - 0x3FF区域）。如果IVR未初始化或设置错误，CPU在应答中断时会收到一个固定的“未初始化中断向量”（0x0F），导致程序跑飞。这是新手最容易栽跟头的地方。

2. 编程模型详解：五大核心寄存器实战配置

理解了流程，我们就要动手配置了。MC68328的中断控制器提供了五个关键寄存器，每个都扮演着不同的角色。我会跳过简单的位定义复述，重点讲在实际项目中怎么配，以及为什么这么配。

2.1 中断向量寄存器（IVR）：搭建跳转表的基石

IVR（地址0x(FF)FFF300）是一个8位寄存器，但只有高5位（Bit7-Bit3）可写，它决定了所有用户中断向量号的“基地址”。计算最终向量地址的公式是：向量地址 = (IVR[7:3] << 2 | 中断级别) * 4。更直观的理解是，IVR的高5位左移2位后，形成了向量表在0x100-0x3FF这个256字节空间内的起始偏移。

实战配置示例：假设我们希望将所有用户中断向量（Level 1-7）集中放置在地址0x00000100开始的地方。查表可知，向量地址0x100对应的向量号是0x40（因为0x40 * 4 = 0x100）。我们需要IVR的高5位等于这个向量号的高5位。0x40的二进制是0100 0000，高5位是01000（即0x08）。所以，我们应该向IVR写入0x08 << 3？等等，这里容易出错。寄存器描述说VECTOR字段在Bit7-Bit3，写入的值就是高5位本身。所以直接将0x40右移3位是不对的，因为低3位是级别。正确的计算是：我们需要向量号基数为0x40，即二进制0100 0000，取其高5位01000，十进制是8。因此，应设置IVR = 0x40？不对，再看手册：IVR的Bit2, Bit1, Bit0是只读且为0。所以如果我们写入0x40（0100 0000），其高5位VECTOR字段是01000（即8），这与我们计算的一致。但更稳妥的理解是：我们希望CPU拿到的向量号是0x40 + level。那么IVR应该提供0x40的高5位。0x40 >> 3 = 0x08。所以IVR = 0x08。我当年在这里迷糊了很久，最后通过实验验证：向IVR写入的值，就是你所期望的向量号高5位的数值。如果你想将Level 1中断的向量号设为0x41，那么就需要(IVR<<3) | 0x01 = 0x41，推出IVR = 0x41 >> 3 = 0x08。所以一个常见的初始化代码是：

#define INTERRUPT_VECTOR_BASE 0x40 // 我们希望向量号从0x40开始 *(volatile uint8_t *)0xFFF300 = (INTERRUPT_VECTOR_BASE >> 3); // 设置IVR

然后，你需要在汇编启动代码或C语言中，将Level 1到Level 7的中断服务程序入口地址，分别填写到内存地址(INTERRUPT_VECTOR_BASE + level) * 4处。

2.2 中断控制寄存器（ICR）：驯��外部中断信号

ICR（地址0x(FF)FFF302）是一个16位寄存器，专门用于配置四个外部中断引脚（IRQ1, IRQ2, IRQ3, IRQ6）的触发方式和极性。这是确保外部信号能被正确识别的关键。

• 触发方式选择（ETx位）：决定了控制器如何“感知”中断。

  • 电平敏感（Level-Sensitive）：ETx=0。只要中断引脚保持有效电平（低或高，由极性位决定），中断请求就会持续存在。适用于需要持续通知CPU的事件，比如“设备忙”信号。清除方式：必须由外部设备撤销该电平信号，CPU无法通过软件清除ISR中的标志位。如果外部信号一直有效，CPU会在退出ISR后立即再次进入，形成“中断风暴”。
  • 边沿触发（Edge-Triggered）：ETx=1。控制器只检测引脚上的特定跳变沿（上升沿或下降沿）。适用于短暂脉冲信号，如按键按下。清除方式：在ISR中，向ISR寄存器的对应位写1即可清除挂起状态，与外部信号当前状态无关。

• 极性选择（POLx位）：决定了何种电平或边沿被视为有效。

  • 对于电平敏感模式：0=低电平有效，1=高电平有效。
  • 对于边沿触发模式：0=下降沿有效（高到低跳变），1=上升沿有效（低到高跳变）。

配置心得与陷阱：

1. 模式切换的坑：手册用Note警告，当你在运行时改变某个IRQ的触发模式（比如从电平改为边沿），这个动作本身可能会被硬件误认为是一个有效的边沿，从而立即产生一个虚假中断。最佳实践是，在改变模式前，先屏蔽该中断（设置IMR），改变模式后，立即读取并清除ISR中可能意外置位的对应位，然后再取消屏蔽。
2. 按键消抖：如果你用IRQ引脚连接机械按键并设置为边沿触发，必须在硬件（RC滤波）或软件（在ISR中延时10-20ms再读取）上做消抖处理，否则一次按下会产生多个中断。
3. 典型配置代码：假设IRQ1连接一个低电平有效的“报警”信号，需要持续响应，配置为低电平触发；IRQ2连接一个按键，配置为下降沿触发。

// ICR 寄存器地址 volatile uint16_t *ICR = (volatile uint16_t *)0xFFF302; // 读取当前值，避免影响其他位 uint16_t icr_value = *ICR; // 配置IRQ1: 电平敏感，低有效 (POL1=0, ET1=0) // 配置IRQ2: 边沿触发，下降沿有效 (POL2=0, ET2=1) // 假设IRQ3和IRQ6保持默认（电平敏感，低有效） // ICR位域: [15:14保留][13:POL6][12:POL3][11:POL2][10:POL1][9:ET6][8:ET3][7:ET2][6:ET1][5:0保留] icr_value &= ~((1<<10) | (1<<11) | (1<<7) | (1<<6)); // 清零POL2,POL1,ET2,ET1 icr_value |= (1<<7); // 设置ET2=1 (IRQ2边沿触发) // POL1和POL2为0已由清零操作保证 *ICR = icr_value;

2.3 中断屏蔽寄存器（IMR）与中断唤醒使能寄存器（IWR）：精细化管理

IMR（地址0xFFF304）和IWR（地址0xFFF308）是两个32位寄存器，它们的位布局完全一一对应，但功能不同。

• IMR：中断开关。某位写1则屏蔽该中断，写0则使能。复位后所有中断默认被屏蔽。这是很多初学者发现中断不触发的第一原因——忘了初始化IMR。在系统初始化时，你需要有策略地开启中断：先配置好所有外设和IVR、ICR，最后再按需打开IMR的相应位。
• IWR：功耗管理钥匙。当CPU进入低功耗的睡眠（Sleep）或打盹（Doze）模式时，只有在此寄存器中使能（对应位为1）的中断源，才能唤醒CPU。这让你可以精细控制哪些事件有资格唤醒系统。例如，一个电池供电的设备，你可能只允许RTC（实时时钟）闹钟中断和电源键中断能唤醒深度睡眠，而屏蔽UART、定时器等中断以省电。

编程策略：

1. 初始化顺序：IVR -> ICR -> 填充向量表 -> 清除ISR可能存在的残留标志 -> 配置IWR（如果需要低功耗）-> 最后配置IMR。
2. 动态管理：在复杂的任务中，可以在进入临界代码段前临时屏蔽某些非关键中断（设置IMR），退出后再恢复，以减少中断嵌套的复杂性。
3. IWR配置示例：允许RTC和键盘中断唤醒系统。

// IWR 寄存器地址 volatile uint32_t *IWR = (volatile uint32_t *)0xFFF308; // 假设我们只允许RTC（位4）和键盘KB（位6）唤醒 // 先读取，再修改低16位（高16位与低16位部分位对应不同中断源，需查手册） uint32_t iwr_value = *IWR; iwr_value &= 0xFFFF0000; // 清除低16位，即默认所有唤醒使能关闭？不对，复位后IWR低16位是全1（使能）。 // 更常见的做法是，明确关闭不需要的，保留需要的。 // 我们想要：关闭所有唤醒，只开启RTC和KB。 iwr_value = (iwr_value & 0xFFFF0000) | (1<<4) | (1<<6); // 设置低16位的Bit4和Bit6 *IWR = iwr_value;

2.4 中断状态寄存器（ISR）与中断挂起寄存器（IPR）：诊断的眼睛

• ISR（地址0xFFF30C）：这是一个可读可写的寄存器。读操作：告诉你当前是哪个中断源触发了正在被CPU服务或最高优先级等待服务的中断（确切说，是已被提交给CPU核的中断）。写操作：是清除某些边沿触发中断挂起状态的关键方法。向某位写1即可清除该中断在控制器中的挂起状态。对于电平触发的中断，写ISR无效，必须清除外部信号源。
• IPR（地址0xFFF310）：这是一个只读寄存器。它显示了所有已发出请求的中断源，无论其是否被IMR屏蔽。这是诊断“中断是否已产生”的终极工具。如果你怀疑某个中断没触发，首先查IPR对应位。如果IPR位为1，说明中断请求已到达控制器；如果为0，则问题出在外设或连接上。如果IPR为1但ISR不为1，那肯定是该中断被IMR屏蔽了。

在ISR中的标准操作流程：

1. 读取ISR值，判断中断源（可能需要进行位检测和优先级判断，尤其是同一级别多个源时）。
2. 跳转到对应的处理子程序。
3. 在处理子程序中，完成外设相关的清除操作（如读UART状态寄存器、清定时器标志）。
4. 如果是边沿触发的外部中断（IRQx，且ICR中ETx=1），必须向ISR的对应位写1来清除控制器的挂起状态。
5. 执行RTE指令返回。

3. 实战：构建一个多中断源管理系统

理论说再多，不如看一个贴近实战的例子。假设我们有一个基于MC68328的小型数据采集系统，需要处理以下中断：

• Level 7 (IRQ7)：外部看门狗电路，最高优先级，不可屏蔽（实际上MC68328可通过IMR的MIRQ7位屏蔽，但通常我们不这么做）。
• Level 6 (Timer1)：用于精确的1ms系统时钟节拍。
• Level 4 (UART)：串口接收数据。
• Level 4 (GPIO INT0)：一个外部传感器触发信号，边沿触发。
• Level 1 (IRQ1)：一个低优先级的系统状态查询信号，电平触发。

3.1 系统初始化代码（C语言片段）

#include <stdint.h> // 假设这些地址定义已给出 #define REG_IVR (*(volatile uint8_t *)0xFFF300) #define REG_ICR (*(volatile uint16_t *)0xFFF302) #define REG_IMR (*(volatile uint32_t *)0xFFF304) #define REG_IWR (*(volatile uint32_t *)0xFFF308) #define REG_ISR (*(volatile uint32_t *)0xFFF30C) // 中断服务程序函数指针类型 typedef void (*isr_func_t)(void); // 1. 设置中断向量基址为0x40，对应向量表起始于0x100 void interrupt_controller_init(void) { // 第一步：配置IVR REG_IVR = 0x40 >> 3; // 0x08 // 第二步：配置ICR // IRQ1: 电平敏感，低有效 (默认，无需改动) // IRQ7: 通常也是边沿或电平，根据电路定，假设下降沿有效 // 我们需要设置IRQ7为边沿触发、下降沿有效？ICR���控制IRQ1,2,3,6。IRQ7是固定的边沿触发低有效。 // 所以ICR主要配置GPIO INT0对应的IRQ? 不，INT0是独立的外部中断源，其触发方式可能在GPIO模块配置。 // 此处假设IRQ6未用，IRQ2/3保持默认。我们只明确配置用到的IRQ1为电平低有效（已是默认）。 // 实际上，ICR我们可能暂时不动。 // 第三步：初始化IWR（假设需要唤醒功能） // 允许Timer1和UART唤醒（根据项目需求） REG_IWR = 0xFFFF; // 简单起见，默认允许所有中断唤醒，或根据需要精细配置 // 第四步：清除所有可能残留的中断标志 // 对于边沿触发的中断，通过写1到ISR对应位来清除 REG_ISR = 0xFFFFFFFF; // 写1清所有边沿触发中断标志。电平触发的清不了，但无害。 // 第五步：配置IMR，只开启我们需要的几个中断 uint32_t imr_value = 0xFFFFFFFF; // 复位后全1，全部屏蔽 // 我们要开启: IRQ7(位30), Timer1(位29), UART(位13), INT0(位8) // 注意：IMR位是1表示屏蔽，0表示使能。所以我们要清零这些位。 imr_value &= ~( (1UL << 30) | (1UL << 29) | (1UL << 13) | (1UL << 8) ); // 同时，确保IRQ1是关闭的，因为我们暂时不用，或者它连接的电平可能一直有效。 imr_value |= (1UL << 16); // 屏蔽IRQ1 (位16) REG_IMR = imr_value; // 第六步（在汇编启动代码中完成）：填充异常向量表 // 将 _isr_level7, _isr_timer1, _isr_level4 等函数的地址， // 分别写入内存地址 (0x40 + level) * 4 处。 // 例如 Level 7 向量地址: (0x40 + 7) * 4 = 0x47 * 4 = 0x11C // 需要将 _isr_level7 的地址存入 0x11C 开始的4个字节。 }

3.2 Level 4 中断服务程序示例（汇编片段）

Level 4有多个中断源（UART, Timer2, INT0-7等），因此ISR必须首先查询ISR寄存器来确定具体是哪个源。

_isr_level4: movem.l d0-d1/a0-a1, -(sp) ; 保存工作寄存器 move.l #0xFFF30C, a0 ; ISR寄存器地址送入地址寄存器a0 move.l (a0), d0 ; 读取ISR值到数据寄存器d0 ; 检查UART中断 (ISR位13) btst.l #13, d0 bne.s handle_uart_isr ; 检查INT0中断 (ISR位8) btst.l #8, d0 bne.s handle_int0_isr ; 如果不是我们处理的中断，可能是其他Level 4源，或者错误，简单清除可能标志后返回 ; 但更严谨的做法是，根据IPR和IMR排查。这里假设只处理上述两种。 bra.s isr_level4_exit handle_uart_isr: ; 1. 调用C语言函数处理UART数据接收 jsr uart_receive_handler ; 2. 清除UART模块内部的中断标志（通过访问UART状态寄存器） ; 假设该操作在C函数内已完成 ; 3. UART中断是电平/状态触发，通常清除外设标志后ISR位会自动清零，无需写ISR bra.s isr_level4_exit handle_int0_isr: ; 1. 调用C函数处理传感器数据 jsr sensor_data_handler ; 2. INT0配置为边沿触发，需要写ISR位8来清除挂起状态 move.l #0xFFF30C, a0 move.l #(1<<8), d1 move.l d1, (a0) ; 向ISR位8写1清除它 ; 注意：如果INT0是电平触发，则不能这样清除，必须等待外部信号变高。 isr_level4_exit: movem.l (sp)+, d0-d1/a0-a1 ; 恢复寄存器 rte ; 中断返回

3.3 中断嵌套与优先级处理实战

MC68328的硬件优先级是固定的（7最高，1最低）。当CPU正在执行一个低优先级中断（如Level 4的UART中断）时，如果发生了一个更高优先级的中断（如Level 7的看门狗），CPU会立即暂停当前的ISR，转去执行高优先级的ISR。等高优先级ISR执行完毕返回（RTE）后，再回来继续执行被暂停的低优先级ISR。

软件优先级（同一级别内）：由于Level 4下有众多中断源，硬件无法区分它们谁更紧急。这需要你在Level 4的ISR开头，通过查询ISR寄存器，按照你设定的软件优先级顺序进行检测和处理。例如，你认为INT0（紧急停止）比UART（数据接收）更重要，就应该先检查ISR的INT0位，再检查UART位。

一个关键技巧：临时提升CPU中断屏蔽级别在进入某些对时序非常苛刻的代码段（例如，驱动一个精密的延时或操作一个共享数据结构）时，你可以在SR中临时提高中断屏蔽级别。例如，在Level 4的ISR中，如果你有一段代码绝对不能被打断，可以临时将CPU的优先级掩码设置为5或6。

critical_section_in_isr: move.w sr, d0 ; 保存当前SR ori.w #0x0700, sr ; 将中断优先级掩码设为7（二进制111），屏蔽所有中断 ; ... 执行临界区代码 ... move.w d0, sr ; 恢复原来的SR，包括中断掩码

但需谨慎使用，因为这会阻塞所有同级和更低级的中断，可能影响系统实时性。

4. 调试技巧与常见问题排查实录

调试中断问题往往是嵌入式开发中最耗时的一部分。以下是我总结的MC68328中断问题排查清单，基本能覆盖90%的情况。

4.1 中断完全不触发

1. 检查IMR：这是头号嫌疑犯。确认你已将要使用的中断源在IMR中使能（对应位清零）。复位后所有中断默认被屏蔽。
2. 检查IVR和向量表：确认IVR已正确设置，并且对应级别的中断服务程序入口地址已准确无误地填写到了正确的向量表地址。一个错误的地址会导致CPU跳转到未知区域执行，表现可能就是“没反应”。可以用仿真器在向量表地址处设置内存断点来验证。
3. 检查CPU状态寄存器（SR）的中断屏蔽位：确保CPU没有处在全局禁止中断的状态（例如，通过ori.w #0x0700, sr将掩码设为7）。在系统初始化主循环开始前，通常需要执行andi.w #0xF8FF, sr来开放所有中断级别。
4. 检查IPR：如果外设认为它发出了中断，但系统没反应，首先读取IPR寄存器。如果对应位为1，说明中断请求已到达控制器，问题出在IMR、优先级或CPU层面。如果为0，则问题出在外设、引脚配置或外部电路上。

4.2 中断只触发一次，后续不触发

1. 边沿触发中断未清除ISR标志：对于配置为边沿触发的外部中断（IRQ1/2/3/6，且ICR中ETx=1），必须在ISR中向ISR寄存器的对应位写1来清除挂起状态。如果忘了这一步，控制器会认为该中断已被处理，不会再响应新的边沿。
2. 电平触发中断的信号持续有效：对于电平触发的中断，ISR返回前，必须确保外部设备已撤销有效电平（例如，将低电平拉高）。如果电平一直有效，CPU退出ISR后会立刻再次进入，看起来像是一次中断，实际上是陷入了无限循环。此时应检查外部硬件电路或设备驱动。

4.3 进入了错误的中断服务程序

1. 向量号计算错误：双重检查IVR的设置和向量地址的计算。Level 1中断的向量号是(IVR<<3) | 1，向量地址是该向量号乘以4。确保你的启动代码将ISR地址填对了地方。
2. 中断服务程序未正确结束：每个ISR必须以RTE指令结束。如果错误地使用了RTS（子程序返回）或跳转错误，会导致堆栈和状态恢复混乱，下次中断可能无法正确进入。

4.4 中断响应时间过长或不稳定

1. ISR过于冗长：中断服务程序应该尽可能短小精悍，只做最紧急的数据搬运或标志设置，将复杂的处理交给主循环。长时间关中断或在ISR中执行复杂运算会阻塞其他中断。
2. 中断嵌套过深：如果高优先级中断频繁发生，且其ISR也较长，会严重拖累低优先级中断的响应。需要重新评估中断优先级分配，或者在高优先级ISR中适时开放低优先级中断。
3. 堆栈空间不足：���次中断都会将多个寄存器压栈（至少PC和SR）。如果中断嵌套层数过多，可能导致堆栈溢出，破坏内存，引发不可预知的行为。确保为系统分配足够大的堆栈空间，尤其是在使用操作系统时。

4.5 低功耗模式下中断无法唤醒系统

1. 检查IWR：确认你希望用来唤醒的中断源，在IWR寄存器中对应的位已被使能（置1）。
2. 检查IMR：即使IWR使能了，如果该中断在IMR中被屏蔽，它也无法产生唤醒事件。在进入低功耗模式前，通常需要使能（IMR位清零）这些唤醒中断。
3. 检查电源模式配置：确保CPU已正确进入睡眠（Sleep）或打盹（Doze）模式。有些模式可能需要特定的指令序列来进入。

最后，分享一个最深刻的教训：永远不要在中断服务程序中进行动态内存分配（如malloc）、调用不可重入函数、或执行任何可能引起阻塞的操作。中断上下文是一个极其脆弱的环境，违背这些原则极易导致系统死锁、数据损坏等随机且难以复现的故障。把中断看作是一个急促的敲门声，你的任务只是快速记下谁来了、什么事，然后开门让主程序去处理，而不是在门口就开始长篇大论地解决问题。