满分:100分 时间:90分钟
一、单选题(每题3分,共30分)
1. 在静态时序分析(STA)中,建立时间检查的公式为( )
A. Tclk + Tskew ≥ Tck-q + Tlogic + Tsetup
B. Tclk - Tskew ≥ Tck-q + Tlogic + Tsetup
C. Tclk ≥ Tck-q + Tlogic - Tsetup
D. Tlogic ≥ Tsetup + Thold
答案:B
解析:建立时间检查公式为:时钟周期 - 时钟偏斜 ≥ 触发器Tck-q + 组合逻辑延迟 + 建立时间。即数据从发送触发器到接收触发器的总延迟必须在一个时钟周期内完成。STA分析是国民技术笔试高频考点。
2. 下列Verilog运算中,&a(其中a=4'b1010)的结果是( )
A. 1’b0
B. 1’b1
C. 4’b1010
D. 4’b0101
答案:A
解析:&a是一元归约与运算,将a的所有位相与:1&0&1&0 = 0。若a全为1则结果为1。归约运算是国民技术笔试语法题常考点。